集成电路的设计流程

 

1.4 集成电路的设计流程

一般集成电路设计步骤分为逻辑设计和物理设计如图1-1 所示：

逻辑设计包括：

系统划分：将一个大规模的系统按功能分成几个功能模块

设计输入：用HDL(Hardware Description Language)语言或电路原理图的形式对系统进行功能级描述的设计输入。

功能仿真：对功能级描述进行功能和时序仿真验证并在验证功能正确后转变成适用于综合器的RTL级(Register Transfer Level)描述的网表输入。

逻辑综合：把高层次设计的描述利用某种标准单元库按照一定的约束条件转换成优化的门级网表。图1-2给出了基本的计算机辅助逻辑综合的流程图。设计者只要把精力集中在层次的划分、高层的设计、描述准确的约束条件和标准单元库的单元优化上，而其它大量的工作由逻辑综合工具自动完成逻辑综合工具经过多次交互处理最终产生最优化的门级网表。

布局前的模拟：对综合后加入单元时延信息的门级网表进行仿真检查时序上是否满足设计系统规范和接口规范。

物理设计包括：

平面规划：其任务是为每个模块和整个芯片选择一个好的布图方案一般根据其包含器件数估计模块的面积再根据该模块和其它模块的连接关系和上层模块或芯片的形状估计该模块的形状和相对位置此过程一般手工完成

布局：确定模块中各单元的位置布局问题比较复杂一般分成初线始布局和改进布局两步。

布线：通常布线分为总体布线(Global Routing)和详细布线(Detailed Routing)两步总体布线把线网分配到合适的布线区域不关心走线的具体位置详细布线最终确定连线的具体位置。

参数提取：确定各个连接处的电阻和电容及互连线的分布参数。

后仿真：加入布局布线所增加的各种寄生电学参数后再次进行时序仿真并进行ERC，电学规则检查和DRC，设计规则检查最后进行网表的验证(LVS Layout Versus Schematic) 来确认版图的正确性。