Bios工程师手边事—PCI资源分配

最新推荐文章于 2025-03-11 09:37:19 发布
最新推荐文章于 2025-03-11 09:37:19 发布
阅读量1.1w 收藏 43
点赞数 11
分类专栏： BIOS 文章标签： BIOS efi x86
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zhao_longwei/article/details/51001780
版权
本文介绍了EFI BIOS中PCI BUS驱动如何进行资源分配，包括PCI设备所需的IO、Memory、IRQ以及OpROM。通过PCI扫描和PCIBAR分析，详细讲解了PCI设备资源的需求与分配过程，涉及PCI BAR是否存在、计算长度以及OpRom的支持判断。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

一说到资源，大家马上想到“利用”两个字。是的，没有利用价值的资源不是真正的资源。大到整个社会，小到个人，都在利用资源实现自己的想法。PCI设备也不例外，想让PCI设备工作，PCI设备驱动一定要有资源可以利用，但是这个资源从何而来？下面就来介绍一下EFI下最为重要的一个驱动：PCIBUS驱动。

    在此注明一下，IRQ也是PCI资源重要的一种。但是其并不是PCIBUS驱动所设，之前我也有写过一篇INTERRUPT的文章讲述这一点，所以此篇文章将此忽略。

    PCIBUS驱动要为PCI设备分配的资源有哪些呢？换言之，一个PCI设备插到系统中，它需要什么东西才可以正常工作？IO,Memory,IRQ，OpROM。IRQ是CPU查找设备请求访问的触发机制，IO和MEMORY是CPU访问设备所用到的映射机制，OpROM是PCI设备厂商方便用户使用其设备所提供的一个便利机制。想要搞懂如何分配这些资源，首先PCIBUS要找到相应的设备，我们来看一下PCIBUS找设备的过程。

 

1 PCI扫描

    在PLTRST#过后，所有PCI设备均处于初始状态。包括PCI BUS，也只有Host Bridge掌控的BUS0处于正常状态，其余的PCI桥都处于“杂乱无章”的状态。如果想让PCI BUS能够正常工作，能够让CPU发出的PCI访问信息正确路由至PCI设备处，我们必须扫描PCI BUS，为各个PCI 桥分配上正确的Primary Bus,Secondary Bus和SubOrdinate Bus。

    EFI BIOS采用深度优先的算法来扫描PCI Bus，具体可查看UDK2014 PCIBUS驱动的PciScanBus函数，这是一个递规的函数。从BUS0开始，见到有扫描的PCI设备为PCI桥的时候，便为该PCI桥分配Secondary Bus，然后立即转入该Secondary Bus的扫描。除了设置PCI Bus Number,PCI BUS驱动还会根据PCI桥下挂的设备资源来设置PCI桥的2个BASE ADRESSRegister以及MEMORY BASE，Limit和IO Base，Limit。

    在扫描的过程中，PCI BUS驱动会检查PCI Agent（我也不知道Agent怎么翻译）。如果其支持内存，IO和OpROM，则PCI BUS会计算其大小，然后为其分配基址。下面来看一下，PCI BUS如何获取PCI设备是否支持MEMORY，IO，OpROM的，以及如何获取其大小的。

 

2PCIBar

    一个PCI Agent，有6个PCIBar，在其配置空间的0ffset 0x10至0x24处，每个Bar占4个字节。PCI Agent需不需要Memory和IO，需要多少，是由PCI Agent本身决定的，所以我们要通过访问这些BAR来确定这些资源。

 

2.1 是否需要MEMORY和IO

    在PCIBUS Gather PCI Agent信息的时候，会调用BarExisted（）函数来确定某个BAR是否支持MEMORY和IO。我们来看一个函数体：

EFI_STATUS

BarExisted(

  IN PCI_IO_DEVICE *PciIoDevice,      //指向该PCI Agent结构体

  IN UINTN         Offset,             //这个是BAR的offset,0x10到0x24

  OUT UINT32        *BarLengthValue,    //用来接收BAR需要的资源长度，这个最重要

  OUT UINT32        *OriginalBarValue   //PCI AGENT原始值

  )

{

  EFI_PCI_IO_PROTOCOL *PciIo;

  UINT32              OriginalValue;

  UINT32              Value;

  EFI_TPL             OldTpl;

 

  PciIo = &PciIoDevice->PciIo;

  // 保存原始的BAR值

  PciIo->Pci.Read (PciIo,EfiPciIoWidthUint32, (UINT8) Offset, 1, &OriginalValue);

  // 提升本任务优先级别，TPL_HIGH_LEVEL为最高级别

  OldTpl = gBS->RaiseTPL (TPL_HIGH_LEVEL);

  //写全1，再读回值，对于有关长度的BIT，写1无效。

  PciIo->Pci.Write (PciIo,EfiPciIoWidthUint32, (UINT8) Offset, 1, &gAllOne);

  PciIo->Pci.Read (PciIo, EfiPciIoWidthUint32,(UINT8) Offset, 1, &Value);

  PciIo->Pci.Write (PciIo,EfiPciIoWidthUint32, (UINT8) Offset, 1, &OriginalValue);

  // 恢复任务优先级

  gBS->RestoreTPL (OldTpl);

  if (BarLengthValue != NULL) {

    *BarLengthValue = Value;

  }

  if (OriginalBarValue != NULL) {

    *OriginalBarValue = OriginalValue;

  }

//返回值为0，说明此BAR不支持MEMORY或IO，否则是支持的

  if (Value == 0) {

    return EFI_NOT_FOUND;

  } else {

    return EFI_SUCCESS;

  }

}

如果此BAR根本不支持MEMORY或IO，再去取补计算这个BAR的LENGTH是没意义的。

 

2.2 计算BAR长度

    计算BAR长度，就是对2.1中读到的BarLengthValue参数求补操作。

    看一下下面的程序段，Value就是BarLengthValue。

    该BAR请求IO的情况：

    Mask = 0xfffffffc;

    if ((Value & 0xFFFF0000) != 0) {    //操，难道还有为0的情况？

     PciIoDevice->PciBar[BarIndex].BarType   = PciBarTypeIo32;

     PciIoDevice->PciBar[BarIndex].Length    = ((~(Value & Mask)) + 1);//该BAR真正的长度

     PciIoDevice->PciBar[BarIndex].Alignment =PciIoDevice->PciBar[BarIndex].Length - 1;

 

    } else {

      //It is a IO16 bar

     PciIoDevice->PciBar[BarIndex].BarType   = PciBarTypeIo16;

     PciIoDevice->PciBar[BarIndex].Length    = 0x0000FFFF & ((~(Value & Mask)) +1);

     PciIoDevice->PciBar[BarIndex].Alignment = PciIoDevice->PciBar[BarIndex].Length- 1;

 

如果BIT0=0，那么该BAR是请求MEMORY的BAR，如下图所示，可以看出其需求：


 Mask  =0xfffffff0;

    PciIoDevice->PciBar[BarIndex].BaseAddress= OriginalValue & Mask;

    switch (Value & 0x07) {

    case 0x00:      //BIT2,1=00B,需求32位

      if ((Value & 0x08) != 0) {

        PciIoDevice->PciBar[BarIndex].BarType= PciBarTypePMem32;

      } else {

       PciIoDevice->PciBar[BarIndex].BarType = PciBarTypeMem32;

      }

     PciIoDevice->PciBar[BarIndex].Length    = (~(Value & Mask)) + 1;  //和IO没啥区别

      if (PciIoDevice->PciBar[BarIndex].Length< (SIZE_4KB)) {

       PciIoDevice->PciBar[BarIndex].Alignment = (SIZE_4KB - 1);

      } else {

       PciIoDevice->PciBar[BarIndex].Alignment =PciIoDevice->PciBar[BarIndex].Length - 1;

      }

      break;

    case 0x04:      //BIT2,1=10B,需求64位，需要两个BAR

      if ((Value & 0x08) != 0) {

       PciIoDevice->PciBar[BarIndex].BarType = PciBarTypePMem64;

      } else {

       PciIoDevice->PciBar[BarIndex].BarType = PciBarTypeMem64;

      }

     PciIoDevice->PciBar[BarIndex].Length    = Value & Mask;

     PciIoDevice->PciBar[BarIndex].Alignment =PciIoDevice->PciBar[BarIndex].Length - 1;

      Offset += 4;

 

      Status = BarExisted (

                 PciIoDevice,

                 Offset,

                 &Value,

                 &OriginalValue

                 );

 

      if (EFI_ERROR (Status)) {

        if(PciIoDevice->PciBar[BarIndex].Length == 0) {

         PciIoDevice->PciBar[BarIndex].BarType = PciBarTypeUnknown;

        }

        return Offset + 4;

      }

      Value |= ((UINT32)(-1) <<HighBitSet32 (Value));

     PciIoDevice->PciBar[BarIndex].BaseAddress |= LShiftU64 ((UINT64)OriginalValue, 32);

 

     PciIoDevice->PciBar[BarIndex].Length    = PciIoDevice->PciBar[BarIndex].Length |LShiftU64 ((UINT64) Value, 32);

     PciIoDevice->PciBar[BarIndex].Length    =(~(PciIoDevice->PciBar[BarIndex].Length)) + 1;//64位MEMORY，长度和32位算法一样

      if(PciIoDevice->PciBar[BarIndex].Length < (SIZE_4KB)) {

       PciIoDevice->PciBar[BarIndex].Alignment = (SIZE_4KB - 1);

      } else {

       PciIoDevice->PciBar[BarIndex].Alignment =PciIoDevice->PciBar[BarIndex].Length - 1;

      }

 

      break;

 

  //其它情况，PCI还未定义

    default:

     PciIoDevice->PciBar[BarIndex].BarType   = PciBarTypeUnknown;

      PciIoDevice->PciBar[BarIndex].Length    = (~(Value & Mask)) + 1;

      if(PciIoDevice->PciBar[BarIndex].Length < (SIZE_4KB)) {

        //

        // Force minimum 4KByte alignment forVirtualization technology for Directed I/O

        //

        PciIoDevice->PciBar[BarIndex].Alignment= (SIZE_4KB - 1);

      } else {

       PciIoDevice->PciBar[BarIndex].Alignment =PciIoDevice->PciBar[BarIndex].Length - 1;

      }

      break;

}

 

    这些BAR和长度算出后，紧接着PCIBUS就会提交给HOST Bridge该设备的资源请求,HOST Bridge进行分配。

 

3 OpRom

3.1 判断是否支持OpRom

    如果设备上有一颗I2C的ROM，那么该PCI Agent是支持OpROM的。那如何确定是否支持呢？我们来看一下UDK2014的一段代码：

EFI_STATUS

GetOpRomInfo(

  IN OUT PCI_IO_DEVICE    *PciIoDevice

  )

{

  UINT8                           RomBarIndex;

  UINT32                          AllOnes;

  UINT64                          Address;

  EFI_STATUS                      Status;

  UINT8                           Bus;

  UINT8                           Device;

  UINT8                           Function;

  EFI_PCI_ROOT_BRIDGE_IO_PROTOCOL*PciRootBridgeIo;

  Bus             = PciIoDevice->BusNumber;

  Device          = PciIoDevice->DeviceNumber;

  Function       = PciIoDevice->FunctionNumber;

  PciRootBridgeIo =PciIoDevice->PciRootBridgeIo;

  //PCI Agent的ROMBar在配置空间的0x30处，而PciBridge的RomBar在0x38处，我们先假设其为PCI Agent

  RomBarIndex = PCI_EXPANSION_ROM_BASE;

  if (IS_PCI_BRIDGE (&PciIoDevice->Pci)){  //若PCI设备为桥设备，则将Index改为0x38

    RomBarIndex= PCI_BRIDGE_ROMBAR;

  }

 //和PCIBar没什么区别，也要往寄存器里写全1

  AllOnes = 0xfffffffe;

  Address = EFI_PCI_ADDRESS (Bus, Device,Function, RomBarIndex);

  Status = PciRootBridgeIo->Pci.Write (

                                 PciRootBridgeIo,

                                 EfiPciWidthUint32,

                                  Address,

                                  1,

                                  &AllOnes

                                  );

  if (EFI_ERROR (Status)) {

    return EFI_NOT_FOUND;

  }

  Status = PciRootBridgeIo->Pci.Read(

                                 PciRootBridgeIo,

                                 EfiPciWidthUint32,

                                  Address,

                                  1,

                                  &AllOnes

                                  );

  if (EFI_ERROR (Status)) {

    return EFI_NOT_FOUND;

  }

//BIT0指示是否允许OpROM的读取，BIT1到BIT10指示其大小

  AllOnes &= 0xFFFFF800;

  if ((AllOnes == 0) || (AllOnes ==0xFFFFF800)) {

    return EFI_NOT_FOUND;

  }

 

  PciIoDevice->RomSize = (UINT64)((~AllOnes) + 1); //也相当于取补，和PCIBAR一样

  return EFI_SUCCESS;

}

 

当该RomSize确定后，会在LoadOpRomImage（）中找寻OpROM，并将OpRom下载至相应内存处。该种方法在读之前，需要进行RomDecode，就是将Expantion ROM base address的BIT0置1，那么PCI Agent就会映射EEPROM的东西至该BASE Address处，我们就可以通过读内存的方式读取ROMSize个字节。

 

3.2 另一种找寻ROM的方法

    OpROM并不总是放在EEPROM中，现在BIOS的作法是将其直接配在BIOS中，这样可以节省一颗ROM芯片，并且省去了RomDecode的步骤。我使用的是INSYDE代码，不敢贴代码。现在就把实现流程说一下吧。

Step1，将OpROM编译成一个RAW型SECTION，并生成一个FILE，放入任一FV中。

Step2，将OpROM的VID,DID，以及FILE GUID放入一个固定的数组中。

Step3,安装一个事件，并使用RegisterProtocolNotify（），在gEfiBdsArchProtocolGuid安装时，偷梁换柱，重定向BDS入口函数至自己的一个函数XXX上。

Step4，BDS进入时，先执行XXX,重定向gEfiPciPlatformProtocolGuid的实例。

Step5，PCI BUS扫描时，在RegisterPciDevice（）函数中，优先CHECK STEP2的OpROM，如果VID和DID相同，则将STEP1中的OPROM解析至内存中。

（唉，每次写点东西，查阅INSYDE代码的时候，老是觉得自己是偷窃。希望早日把国产平台的BIOS做出来。这才是我自己真正的东西。）


Linux内核之PCI设备
tebeg521的专栏
09-20 963
PCI设备 外围设备互连(PCI)是一种将系统中外部设备以结构化与可控制方式连接到起来的总线标准，包括系统部件连接的电气特性及行为。本章将详细讨论Linux核心对系统中的PCI总线与设备的初始化过程。 图6.1 一个基于PCI的系统示意图 图6.1是一个基于PCI的系统示意图。PCI总线和PCI-PCI桥接器在连接系统中设备到上起关键作
Bios工程师手边事—battery
zhao_longwei的专栏
09-26 6514
公司的电池又出问题了。对于电池，只是解决问题的话，不会困难。但将整个电池的知识点串连起来，却不是件轻松的事。 电池部分可以分成二块来看待： 1，ECBIOS读取电池，并处理 2，SYSTEMBIOS写ASL代码，提供给驱动 附：驱动和EC沟通，报给内核   嵌入式BIOS部分 嵌入式BIOS工程师做电池，手边的事情一般有： 1，侦测电池插拔动作 一般有两种方式来作这个功能： （
PCI BIOS规范
12-05
PCI BIOS规范,英文版。具体内容请查看文档。
PCIE 配置空间和BAR
最新发布
u014035968的博客
03-11 1091
PCIE配置空间‌是每个PCIe设备的一段独立空间，系统通过访问这段空间可以获取设备的信息并进行配置。配置空间的结构包括头标区和设备相关区，配置头长度为64字节，包含用于唯一识别设备的字段；剩余的字节则因设备而异，用于描述设备的特定功能‌。 PCI设备配置空间为256字节，PCIE设备的配置空间为4K字节，两种设备配置头均为64字节，但由于PCIE设备的功能更强大，需要更多扩展 空间来描述其特定功能‌，又为了兼容PCI，PCIE扩展了地址0x100~0xfff用于PCIE扩展配置空间
PCIe初始化枚举和资源分配流程分析
kunkliu的博客
10-07 1万+
本文主要是对PCIe的初始化枚举、资源分配流程进行分析，代码对应的是alikernel-4.19，平台是arm64 1. PCIe architecture 1.1 pcie的拓扑结构 在分析PCIe初始化枚举流程之前，先描述下pcie的拓扑结构。如下图所示: 整个PCIe是一个树形的拓扑：• Root Complex是树的根，它一般实现了一个主桥设备(host bridge), 一条内部PCIe总线(BUS 0)，以及通过若干个PCI bridge扩展出一些root port。host bridge可以.
PCI设备地址分配
DawnChing
02-16 1844
假设分配起始地址 0x7000-0000，每一PCI设备占用0x0100-0000空间 红色序号是分配顺序 首先是PCI0总线，有3个设备。 1、PCI0总线第一个设备是PCI桥，那么顺着PCI桥1向下递归，直到最后一个PCI设备被分配。 2、PCI0总线第二个设备是PCI设备，先不管。 3、PCI0总线第一个设备是PCI桥，那么继续顺着PCI桥4下递归，直到最后一个PCI设备被分配。 4、最后分配PCI0总线第二个设备是PCI设备。 ...
PCI总线
Helping BIOSer become Awesome!
08-09 2783
PCI 总线介绍 外围部件互连总线PCI (Peripheral Component Interconnect) 总线，是一种先进的高性能32/64 位地址数据复 用局部总线，可同时支持多组外围设备，为中央处理器与高速外围设备提供了一座沟通的桥梁，是现在PC 领域中流行的总线。本文重点介绍UEFI 规范如何支持PCI 总线，以及UEFI 固件中PCI 总线驱动的实现 。 BIO...
NVIDIA P40 显卡 BIOS 报错 PCI OUT OF RESOURCES
BBM的博客
02-01 3601
NVIDIA Tesla P40 显卡 BIOS 报错 PCI OUT OF RESOURCES
PCI_Locol_bus_Specification3.0.rar_BIOS_PCI规范2.2_bios pci_bois_p
09-20
"bios_pci_规范"标签表明这个压缩包包含了PCI设备在BIOS层面的相关规范，这包括了设备的检测、初始化和资源分配。在BIOS中，PCI设备的配置涉及识别设备类型、分配中断、内存地址和I/O端口等关键步骤。这些步骤对于...
PCI.rar_BIOS遍历PIC设备_dos pci_dos查看pci设备_pci dos
09-22
DOS下遍历PCI设备程序。 这有3个独立的工程，分别采用bios方式和io端口方式对pci设备遍历。 工程是在windows下用Borland C++5.0生成，其中xxx.exe文件可以直接在dos下运行。
PCI-BIOS2.1规范（福利，不升积分）
01-14
PCI-BIOS 2.1规范定义了BIOS如何识别、配置和管理PCI设备，包括设备检测、中断分配、资源分配等过程。 3. **配置空间**：每个PCI设备都有一个4KB的配置空间，包含设备ID、供应商ID、命令寄存器、状态寄存器、基址...
PCI设备BAR空间的初始化
12-12
PCI设备BAR空间的初始化详细的中文说明文档。合适PCI开发的硬件和软件人员作为参考
研华PCI-1716 调用BIOS中断，访问PCI卡数据
07-25
在使用过程中，为了实现对PCI-1716的高效控制，开发人员有时会调用BIOS中断来访问PCI卡的数据。BIOS（基本输入输出系统）中断是计算机硬件和软件之间的重要通信机制，允许软件通过特定的中断向硬件发送请求并获取...
PCI standard PCI-to-PCI bridge没有足够资源
xygan的专栏
08-02 2627
系统与版本信息： Win7 32bit 主板：华硕M2A-VM 显卡：Nvidia Geforce 7300GS   问题描述： 在华硕主板上添加了一块7300GS显卡，进入系统后发现有一个PCI standard PCI-to-PCI bridge前面显示叹号，而且没有显示卡的驱动，查看该叹号的具体信息，提示没有足够资源，错误代码为12。从而无法使用显卡的输出端口实现两个屏...
PCIe设备漫游记----BIOS篇
热门推荐
门没锁的专栏
05-17 1万+
初步了解完PCI总线标准之后，我们接下来正式开始PCIe设备的漫游之旅。从我们按下PC的电源按钮开始，BIOS就接管系统控制权开始工作，它会先进行一些内存和设备的初始化工作（当然，也包括我们的PCI设备），由于商业上的原因，Phoenix等厂商的BIOS代码需要授权协议，在此，我们以另外一个款开源BIOS（openbios）为例，来剖析BIOS中，我们的PCIe设备是如何被找到以及初始化的。
P100报PCI Resouce ERROR
顺其自然~专栏
02-08 833
解决办法：拔电池重置之后bios开启above 4g。
5 --＞ pcie初始化枚举和资源分配流程代码分析
weixin_38387929的博客
03-31 1763
本文主要是对PCIe的初始化枚举、资源分配流程进行分析。 PCIe architecture 1.1 pcie的拓扑结构 在分析PCIe初始化枚举流程之前，先描述下pcie的拓扑结构。 如下图所示: 整个PCIe是一个树形的拓扑： • Root Complex是树的根，它一般实现了一个主桥设备(host bridge), 一条内部PCIe总线(BUS 0)，以及通过若干个PCI bridge扩展出一些root port。host bridge可以完成CPU地址到PCI域地址的转换，pci bridge用
PCI、PCIe、PCI BIOS概念介绍
bcbobo21cn的专栏
10-10 4224
现在看到，有的网卡的名字叫Realtek PCIe GBE xxxx Controller 类似；想想以前折腾机箱的时候肯定听过PCI的名字；下面来看一下PCI和PCIe的概念；以及相关的BIOS操作，作为一名程序员可以了解； 一 PCI总线 PCI是Peripheral Component Interconnect(外设部件互连标准)的缩写，它是目前个人电脑中使用最为广泛的接口，几乎所有的主板产品上都带有这种插槽。PCI插槽也是主板带有最多数量的插槽类型，在目前流行的台式机主板上，ATX结构的主板一.
第21章PCI设备驱动之PCI总线与配置空间
xiezhi123456的博客
06-22 2456
本章重点    PCI 总线在一般的小型手持设备中不太可能用到，但在工控和通信设备及其 PC 中却引领着潮流。在 Linux 系统中，PCI 设备驱动和 USB 设备驱动有共性，其驱动都由总线相关部分和自身设备类型驱动两部分组成。1、 PCI 总线及其配置空间， PCI 总线在 Linux 内核中的数据结构。PCI 设备驱动的 PCI 相关部分围绕着 pci_driver 结构体的成员函数展开，2...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值