驱动工程师

最新推荐文章于 2023-06-09 13:44:57 发布

zhaori

最新推荐文章于 2023-06-09 13:44:57 发布

阅读量2.5k

点赞数 1

分类专栏：工作岗位文章标签： output 通讯 interface linux内核 motorola 嵌入式

本文链接：https://blog.csdn.net/zhaori/article/details/7618199

版权

工作岗位专栏收录该内容

1 篇文章 0 订阅

订阅专栏

职位名称：驱动工程师

基本要求：
1.电子，通信或自动化软硬件相关专业；
2.熟悉模拟电路和数字电路，能够看懂原理图和PCB图，有一定的高频电路基础；
3.熟悉通信原理，熟悉基带和射频信道的编码及相关通信的标准协议(I2C、SPI)知识；
4.了解芯片架构，了解FPGA的开发及应用
5.熟悉C/C++，有嵌入式Linux内核或者驱动开发相关经验者优先
6.有熟悉机顶盒芯片架构者优先；
7.能够熟练使用基本调试工具（示波器、逻辑分析仪、网络分析仪、频谱分析仪等）

岗位职责：
1.嵌入式系统驱动程序开发，程序移植，BSP (板级支持包) 开发；

2.调试机顶盒芯片相关驱动（TUNER，音视频接口芯片，单片机）

---------------------------------------------------------------------------------------------------

I2C
-------------
http://zh.wikipedia.org/wiki/I%C2%B2C
概况:
I2C(Inter-Integrated Circuit)是内部整合电路的称呼, 是一种串行通讯总线，使用主从架构，
由飞利浦公司在1980年代为了让主板、嵌入式系统或手机用以连接低速周边装置而发展.
I2C的正确读法是“I-squared-C”.

I2C只使用两条双向开放集极(Open Drain)(串行资料(SDA)及串行时脉(SCL))并利用电阻将电位上拉。
I2C允许相当大的工作电压范围,但典型的电压准位为+3.3V或5V
I2C的参考设计使用一个7位元长度的地址空间但保留了16个位址，所以一组总线最多可和112个节点通讯.
(7位元长度即:01111111b=2^7-1=127，保留16个，127-16=111)
常见的I2C总线依传输速率的不同而又不同的模式,标准模式(100Kbit/s)、低速模式(10Kbit/s)
但时脉频率可被允许下降至零，这代码可以暂停通讯。
而新一代的I2C总线可以和更多的节点(支援10位元长度的位址空间,即2^10-1=1023)
以更快的速率通讯:快速模式(400Kbit/s)、高速模式(3.4Mbit/s)

虽然最大的节点数目是被位址空间限制，但实际也会被总线上的总电容所限制,一般而言为400pF

版本：
1982年 First release
1992年 V1.0
1998年 V2.0
2001年 V2.1
2007年 V3.0
2012年 V4.0

应用:
保存使用者的设定而存储NVRAM芯片
存取低速的数模转换器(DAC)
存取低速的模数转换器(ADC)
改变监视器的对比度、色调及色彩平衡设定(视讯资料通道)
改变音量大小
取得硬件监视及诊断资料，利如CPU的温度及风扇转速
读取实时的时钟(Real-time clock)
在系统设备中用来开启或关闭电源供应
I2C的另一个强大用途在于微控制器的应用，利用两根通用的输入输出接脚及软件的规划，
可以让微控制器控制一个小型网络。
周边可以在系统仍然在运作的同时加入或移除总线，
这代表对于有热插拔需求的装置而言是个理想的总线。

操作系统的支援:
Linux核心模组已支援I2C,可参考/usr/include/linux/i2c.h

I2C Specification
I2C应用实例

当存在多个master时，就需要arbitration(仲裁)

http://www.robot-electronics.co.uk/acatalog/I2C_Tutorial.html

http://forum.eepw.com.cn/thread/159403/1

I2C总线是双向、两线(SCL、SDA)、串行、多主控（multi-master）接口标准，具有总线仲裁机制，
非常适合在器件之间进行近距离、非经常性的数据通信。
在它的协议体系中，传输数据时都会带上目的设备的设备地址，因此可以实现设备组网。

不能进行全双工通讯(因为只有两根线-数据线和时钟线)

++++++++++++++++++++++++++++++++++++++++++++++++++

SPI

http://en.wikipedia.org/wiki/Serial_Peripheral_Interface_Bus
http://forum.eepw.com.cn/thread/159403/1

SPI(Serial Peripheral Interface：串行外设接口);

SPI总线由三条信号线组成：
串行时钟(SCLK)、串行数据输出(SDO)、串行数据输入(SDI)。

SPI总线可以实现多个SPI设备互相连接。提供SPI串行时钟的SPI设备为SPI主机或主设备(Master)，其他设备为SPI从机或从设备(Slave)。
主从设备间可以实现全双工通信，当有多个从设备时，还可以增加一条从设备选择线。
如果用通用IO口模拟SPI总线，必须要有一个输出口(SDO)，一个输入口(SDI)，另一个口则视实现的设备类型而定，
如果要实现主从设备，则需输入输出口，若只实现主设备，则需输出口即可，若只实现从设备，则只需输入口即可。

The Serial Peripheral Interface Bus or SPI (pronounced as either ess-pee-eye, spy or simply S.P.I) bus
is a synchronous serial data link standard, named by Motorola, that operates in full duplex mode

4线同步串口通讯协议(一般是4线，有时亦可为3线，有别于I2C的2线)
只能一个Master
可全双工通讯

The SPI bus specifies four logic signals:
SCLK: serial clock (output from master);
MOSI; SIMO: master output, slave input (output from master);
MISO; SOMI: master input, slave output (output from slave);
SS: slave select (active low, output from master).

+++++++++++++++++++++++++++++++++

FPGA

http://en.wikipedia.org/wiki/FPGA
http://zh.wikipedia.org/wiki/%E7%8E%B0%E5%9C%BA%E5%8F%AF%E7%BC%96%E7%A8%8B%E9%80%BB%E8%BE%91%E9%97%A8%E9%98%B5%E5%88%97

现场可编程逻辑门阵列（英语：Field Programmable Gate Array, FPGA），
是一个含有可编辑元件的半导体设备，可供使用者现场程式化的逻辑门阵列元件。

目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，
可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。

比较 CPLD (Complex programmable logic device)
CPLD适合用来实现各种运算和组合逻辑（combinational logic）。
一颗CPLD内等于包含了数颗的PAL（可编程阵列逻辑），各PAL（逻辑区块）间的互接连线也可以进行程式性的规划、烧录，
CPLD运用这种多合一（All-In-One）的整合作法，使其一颗就能实现数千个逻辑门，甚至数十万个逻辑门才能构成的电路。

+++++++++++++++++++++++++++++++++

机顶盒

http://en.wikipedia.org/wiki/Set-top_box

tuner模块主要功能: 接收RF信号，输出过滤后的TS流
tuner模块与主板采用I2C总线协议通讯
http://en.wikipedia.org/wiki/Tuner_(radio)#Television