一步一步学zedboard之三生成FPGA配置文件

承接上一部分内容，继续讲述FPGA配置文件怎么生成。

经过上一章节的工作，生成了工程框架。

1.执行左侧Flow Navigator->IP Intergrator->Create Block Design

2.弹出Create Block Design对话框，单击OK.

3.运行完成后，会出现如下界面

4.点击上方的Add Ip或右键Diagram下方的空白部分选择Add IP，选择ZYNQ7 Processing System并双击。

5.运行后出现processing_system7_0界面

6.点击上方的Run Block Automation,弹出Run Block Automation对话框，点击OK。

7.运行后，现象如下。

8.双击ZYNQ方框，弹出Re-customize IP对话框，进行如下设置，蓝色部分不要勾选。

9.右击Block Design下方的design_1.bd选择Create HDL Wrapper，弹出Create HDL Wrapper对话框。保持默认，单击OK。

10.右击Block Design下方design_1_i-design_1（design_1.bd)(1)选择Generate Output Products，弹出对话框后单击Generate。

11.运行之后执行Flow Navigator->Program and Debug->Generate Bitstream。弹出对话框不用管它，Yes进行。

12.如下现在Bit文件正在生成中。

13.弹出Bitstream Generation Completed对话框后，说明bit文件生成完毕，单击OK。

14.Bit文件生成后的界面如下