2-7、秋招年6月晋升期——《硬件架构的艺术-数字电路的设计方法与技术》（跨时钟域：握手信号&同步FIFO）

《硬件架构的艺术-数字电路的设计方法与技术》（精华！）

第3章 处理多个时钟

3.5 跨时钟域

上一节讲了这么多，那么如果面试官问你，什么样才算是跨时钟域呢（记得我好像被问过，当时的回答记不清了，上一节有我添加的几个链接，可以看一看）？对于此问题，书中给出来了答案：

1. 同频零相位差时钟 可当成同步时钟域进行处理；

2.同频恒定相位差时钟、非同频可变相位差时钟 均为跨时钟域设计。

书中有几个例子（跨时钟域时数据传输的亚稳态问题），大家可以自己看看，此处不在赘述。

对于数据的跨时钟域处理，其根本就在于要保证在dst_clk的上升沿时，src_data要满足dst_clk的setup & hold time。