- 博客(134)
- 资源 (14)
- 收藏
- 关注
RSS订阅原创 DDR5舍入定义和算法Rounding Definitions and Algorithms详细讲解
DDR5舍入定义和算法Rounding Definitions and Algorithms详细讲解
2025-06-02 21:00:28
339
原创 DDR5 ECC详细原理介绍与基于协议讲解
DDR5 ECC详细原理介绍与基于协议讲解：本文涉及背景原理介绍方便大家理解其运作方式 以及 基于DDR5协议具体展开介绍
2025-06-01 23:28:12
696
原创 DDR DFI 5.2 协议接口学习梳理笔记01
DDR DFI 5.2 协议接口学习梳理笔记01Note:本文新增对各种时钟含义做了明确定义区分，避免大家产生误解
2025-05-23 19:47:18
183
原创 LPDDR中读操作不存在Additive Latency（AL）的技术思考
LPDDR中读操作不存在Additive Latency（AL）的技术思考
2025-04-19 22:43:00
179
原创 芯片中BCL Battery Current Limit理解以及对低温天气和高温天气下的影响
芯片中BCL Battery Current Limit理解以及对低温天气和高温天气下的影响
2025-04-11 11:25:11
261
原创 上海查询小学初中对口的小区办法4步走
4、选择要查询的【区域】，并根据需要选择【小学】或【初中】1、关注微信公众号【上海发布】怎么查询小学初中对口的小区？2、点击左下角的【市政大厅】3、点击【入学信息查询】
2025-03-28 08:35:00
450
原创 UVM中uvm_do、uvm_create和uvm_send详细区别和代码举例（涵盖start_item和finish_item关系）
UVM中uvm_do、uvm_create和uvm_send详细区别和代码举例（涵盖start_item和finish_item关系）
2025-03-27 11:52:25
1017
原创 UVM中特殊uvm_blocking_peek_port详细讲解（涵盖对比其它TLM方式以及举例）
UVM中特殊uvm_blocking_peek_port详细讲解（涵盖对比其它TLM方式以及举例）
2025-03-25 11:17:00
896
原创 python __name__与__main__深刻理解（涵详细解释、应用场景、代码举例、高级用法）
python __name__与__main__深刻理解（涵详细解释、应用场景、代码举例、高级用法）
2025-03-22 19:01:23
404
原创 UVM use_response_handler和response_handler讲解（涵盖核心功能、代码示例与对比get_response）
UVM use_response_handler和response_handler讲解（含代码示例与对比get_response）
2025-03-20 19:24:31
322
原创 UVM get_objection和get_objection_count含义与举例（涵盖典型场景、代码示例和复杂场景）
UVM get_objection和get_objection_count含义与举例（含代码示例）
2025-03-20 16:10:42
263
原创 python strip/rstrip/lstrip详细讲解（涵盖许多例子、作用以及复杂行为处理）
python strip/rstrip/lstrip详细讲解（涵盖许多例子、作用以及复杂行为处理）
2025-03-19 17:00:31
716
原创 AXI4 burst传输深刻理解和详细举例（涵盖规则、应用场景、代码序列）
以下是关于 AXI4 总线协议中 Burst 传输机制 的详细解析及实例说明（涵盖规则、应用场景、代码序列），其中同时包含wrap的计算公式
2025-03-13 16:33:17
1010
原创 SystemVerilog UVM analysis port使用解析与举例（涵盖高级用法）
SystemVerilog UVM analysis port使用解析与举例（涵盖高级用法）
2025-03-11 18:45:46
797
原创 LPDDR5 Power Done、Self Refresh、SRPD、DSM 对比技术探讨
LPDDR5 Power Done、Self Refresh、SRPD、DSM 对比技术探讨
2024-03-10 23:28:50
673
3
原创 LPDDR6 REFRESH之dual bank refresh技术探讨
LPDDR6 REFRESH之dual bank refresh技术探讨
2024-02-26 23:56:13
271
DDR-PHY-Interface-Specification-v5.0-v5.1-v5.2，涵盖最新DDR DFI 5.2/5.1/5.0版本协议，高清，带书签 Note:DDR DFI 5.2
2025-05-23
DDR-PHY-Interface-Specification-v5-2.pdf，高清，带书签，DDR DFI接口协议
2025-05-23
Pre-Layout And Post-Layout PCB Simulation_.pdf
2019-08-29
Why We Need Statistical Static Timing Analysis.pdf
2019-08-29
multiprocessor_Synchronization_lecture19_0520.pdf
2019-08-17
Vivado Design Suite User Guide.pdf
2019-08-18
ug835-vivado-tcl-commands_2018.pdf
2019-08-25
Draft P802.11ax_D8.0.pdf
2021-09-16
aes_128.zip
2019-10-05
Abstraction Levels in the Digital System Modeling 国外高校编写
2019-05-03
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人