verilog语言实现流水灯实验

目的是实现FPGA开发板上的四个LED灯依次点亮，每次只点亮一个，每个点亮时间是0.5s。输入有时钟和复位信号，一路输出连接到FPGA开发板上的四个LED灯。设置输出信号位宽四位宽，刚好一个位宽控制一个LED灯亮灭。需要设置一个中间变量计数器，初值为0，因为50MHz晶振，0.5秒计数为25000000，从0开始计数，所以计数器计数最大值为24_999_999,当计数器在复位信号无效或计数到最大值时，对计数器进行清零操作。再设置一个计数标致信号，在计数器计数到最大值时，拉高一个时钟周期的高电平，其他时刻保持低电平。led灯是低电平点亮，所以想要第一个灯点亮就需要对输出信号赋初值1110，然后当计数标致信号为高电平且复位信号无效时，赋值为1101，下一个周期为1011，再下一个周期为0111，然后再是1110，这样就实现了流水灯效果。

这里需要用到移位操作，但需要注意的是在移位过程中，补位补的是0，及1101,1010,0100,1000,0000这就意味着最后所有灯都处于被点亮的状态，与目标不符。于是再定义一个新的变量，对输出信号进行寄存。初值为0001，接下来是0010,0100，1000,0001，输出信号对这个变量取反就可以得到预期结果。

计数器正常计数

计数到最大值时归零，计数器标致信号在最大值处拉高一个时钟周期，led输出与预期吻合。