时钟信号

Q：时钟信号的作用，不用时钟信号不行吗？

带着问题，查阅了互联网。

时钟信号 (Clock)：时钟信号是提供给同步内存做讯号同步之用，同步记忆体的存取动作必需与时钟信号同步。 

主板晶振14.318KHZ http://www.go-gddq.com/html/s128/2010-11/513327.htm

时钟供电电路组成

(以下内容仅是大概了解，不深究电路图、原理之类)

　　时钟电路主要由时钟发生器（时钟芯片）、14.318MHz晶振、电容、电阻和电感等组成。

　　● 

主要有ICS. Winbond、 PhaseLink. C-Media、IC. IMI等几个品牌，主板上见得最多的是ICS和Winbond两种，如图6-1、图6-2所示。

　　●  晶振
　　
　　时钟芯片通常使用14.318MHz的晶振，如图6-3所示。

　　晶振与电容组成一个谐振回路，从晶振的两脚之问产生14.318MHz的频率输入到时钟芯片，如图6-4所示。

时钟信号是时序逻辑的基础，它用于决定逻辑单元中的状态何时更新。时钟信号是指有固定周期并与运行无关的信号量，时钟频率（clck frequency,CF）是时钟周期的倒数。
　　时钟边沿触发信号意味着所有的状态变化都发生在时钟边沿到来时刻。
　　在边沿触发机制中，只有上升沿或下降沿才是有效信号，才能控制逻辑单元状态量的改变。至于到底是上升沿还是下降沿作为有效触发信号，则取决于逻辑设计的技术。

　　同步是时钟控制系统中的主要制约条件。同步是指在有效信号沿发生时刻，希望写入单元的数据也有效。数据有效则是指数据量比较稳定（不发生改变），并且只有当输入发生变化时数值才会发生变化。由于组合电路无法实现反馈，所以只要输入量不发生变化，输出最后最终会是一个稳定有效的量

参考网址：http://wenda.tianya.cn/wenda/thread?tid=12d2941398e7bec6