- 博客(76)
- 资源 (4)
- 收藏
- 关注
RSS订阅原创 基于Xilinx K7-410T的高速DAC之AD9129开发笔记
另外，考虑到DAC控制接口电平为LVCMOS18电平标准，当DAC控制接口与FPGA 2.5V VCCO IO互联时，需要使用电平转换芯片，以满足IO Bank电气兼容要求。由于Bank12和Bank13为HR IO Bank，FPGA LVDS接口电平标准为LVDS_25，特性如下图所示，因此这两个Bank VCCO采用2.5V供电。本篇我们重点介绍了FPGA与AD9129互联的原理图设计，包括LVDS IO接口设计、时钟电路以、供电设计以及PCB设计。电路板采用12层PCB设计，层叠设计如下图所示。
2024-06-18 17:53:01
379
原创 DCDC 的 Layout
可以看到，基频就是BUCK芯片LTC3307A的开关频率2Mhz，2Mhz两者的强度相差不是很大，就2-3个db左右，但是在10Mhz的时候，就已经相差20db了，频率越高，差得越多。，这个二极管构成了输入回路的一部分，那么它的位置，与输入滤波电容的重要性是同级别的，要放得离芯片的SW比较近，具体怎么摆，咱们看回路面积怎么小就知道了。然后找到电流突变的那个环，那就是最重要的，得优先处理。，也就是会有很大的di/dt，那么输入环路的磁通量也是突变的（准确的说是变化速度很快），存在很多的高次谐波。
2024-06-14 16:04:14
863
原创 当面试被问芯片附近为什么放置0.1uF电容？
电路设计的每一个器件可以说是都不是没有根据的随便选型，只是可能到你手里之后，已经经过多方验证，是成型的原理图，参数不需要修改，所以关注的也少。等等，怎么我看到有些板子芯片的电源脚旁边的电容是0.1uF的或者0.01uF的，有什么讲究吗。可见当频率很低的时候是电容起作用， 而频率高到一定的时候电感的作用就不可忽视了，再高的时候电感就起主导作用了。所以记住，高频的时候电容就不是单纯的电容了。想必此时不少小伙伴都会想到，我看别人都是这么画的，官方推荐也是这么干的，如果你是这么回答，那面试官是不会满意的。
2024-05-17 16:38:04
795
原创 12个电路+10个知识点，讲透了开关模式下的电源电流检测！
对于轻负载电源设计，它可以防止电流反向流动，从而提高效率（反向电流指反向流过电感的电流，即从输出到输入的电流，这在某些应用中可能不合需要，甚至具破坏性）。此外，近年来集成栅极驱动器(DrMOS)和电流检测的新型功率MOSFET也已出现，但到目前为止，还没有足够的数据来推断DrMOS在检测信号的精度和质量方面表现如何。在此电路中，检测电阻位于4开关H桥配置的底部。作为电流检测元件的检测电阻，产生的检测误差最低（通常在1%和5%之间），温度系数也非常低，约为100 ppm/°C (0.01%)。
2024-04-25 10:41:46
913
原创 DC/DC选型：了解电感参数的基本含义
首先，确定设计需要的电感范围。要注意，电感值在整个工作条件下并不是恒定的， 它会随着频率的增加而变化。电感在谐振频率 (fR)之前具有电感特性（如图 9 中的蓝色曲线所示），因为频率增加，阻抗增高。在一个应用中，工作温度 (TOP) 由环境温度 (TAMB) 和电感的自热值 (ΔT)决定。超过谐振频率之后（如图 9 中的红色曲线所示），电感则显现出阻抗减小的电容特性。(PAC)铜损则取决于 PAC，它是由频率驱动的邻近效应和趋肤效应引起的。线圈可以是不同的形状和尺寸，也可以使用不同的芯材缠绕。
2024-04-03 17:52:07
1471
原创 MOS管小电流发热怎么处理？
穿通击穿的软击穿点发生在源漏的耗尽层相接时，此时源端的载流子注入到耗尽层中，被耗尽层中的电场加速达到漏端，因此，穿通击穿的电流也有急剧增大点，这个电流的急剧增大和雪崩击穿时电流急剧增大不同，这时的电流相当于源衬底PN结正向导通时的电流，而雪崩击穿时的电流主要为PN结反向击穿时的雪崩电流，如不作限流，雪崩击穿的电流要大。一般可以使用在电源的正极串入一个二极管解决，不过，由于二极管有压降，会给电路造成不必要的损耗，尤其是电池供电场合，本来电池电压就3.7V，你就用二极管降了0.6V，使得电池使用时间大减。
2024-04-03 17:46:35
783
原创 三电源切换电路。
一个三电源切换电路。再看一下电路的工作原理。1、当只有BAT1时，Q2、Q3和Q5导通，VOUT从BAT1取电。2、当只有BAT2时，Q1导通，Q2、Q3和Q5截止，Q4导通，VOUT从BAT2取电。3、当只有VIN_5V时，VIN_5V通过二极管D1到VOUT，VOUT从VIN_5V取电。4、当BAT2和BAT1同时存在，Q1导通，Q2、Q3和Q5截止，Q4导通，VOUT从BAT2取电。5、当VIN_5V和BAT2同时存在，Q1导通，Q2、Q3和Q5截止；VIN_5V通过D1到VOUT
2024-04-03 17:34:46
246
原创 VIVADO固化程序步骤
10.9、烧录完成如果程序中有ILA调试模块会弹出如下所示，不需要关心，点击OK即可。烧录完成后关掉电源，退出vivado烧录界面，重新上电即可，即程序烧写完成。9.3、烧录完成如果程序中有ILA调试模块会弹出如下所示，不需要关心，点击OK即可。8、文件选择完成后点击Program即可，等待软件下载完成，下载完成后就可以进行下一步调试。10.3、如果程序中有ILA调试模块会弹出如下所示，不需要关心，点击OK即可。9.2、添加完成后点击OK即可，等待烧录完成即可。
2024-04-03 16:43:07
2167
原创 使用N-MOSFET实现浪涌电流抑制
所以，我们可以发现，方案A/C就是基于P-MOSFET的浪涌电流抑制电路，放置的位置是电源线的正极，也就是通常所谓的“高边”。本文将要更新的方案E/F就是基于N-MOSFET的浪涌电流抑制电路，放置的位置是电源线的负极，也就是通常所谓的“低边”。综合来看，在4类浪涌电流抑制电路中，基于P-MOSFET的A/C方案，基于N-MOSFET的E/F方案，并无优劣之分，只是各自的应用场景有所差异。图5.84所示，在方案F中，取VCC = 60V，N-MOSFET Q4栅极和源极之间的差值，也是可以直接计算的，即。
2024-04-03 16:38:03
1279
1
原创 BUCK电路的导通模式、工作模式、控制模式
从控制技术的角度看，常见的反馈控制模式有，电压反馈控制模式（Voltage-Mode Control）、电流反馈控制模式（Current-Mode Control）、迟滞反馈控制模式（Hysteresis Control）、恒定导通时间控制（Constant On-Time Control）、自适应导通时间控制（Adaptive On-Time Control），以及无缝转换的直接控制（DCS-Control）等。从脉冲调制的角度看，有PWM、PFM和PSM三种。脉冲跨周期调制 PSM。
2024-04-03 15:58:29
675
原创 降压电路的导通模式有哪些？
在非同步降压电路中，因为纹波电流峰峰值不随输出负载电流而变化，如果电感电流试图下降到零以下，它只会在零处停止并保持（图 2.33所示，因为续流二极管D1的单向导通特性，不能支持反向电流），直到下一个开关周期开始，这就是断续导通模式（DCM）。图 2.36所示，降压电路工作在BCM模式的条件是，负载电流等于纹波电流（峰峰值）的一半（即 I_OUT = ∆i_L/2 ），这是显而易见的，所以也被称为CCM与DCM的“关键条件”（参考[在开关管导通（T_ON）期间，电感电流是上升的；
2024-04-03 15:55:10
1330
原创 接口推荐转换器；IIC、SPI、CAN、485、USB总线速率
有关常 用接口类型的推荐电平转换器件列表IICS（标准模式）：100Kb/sF（快速模式）：400Kb/sHs（高速模式）：3.4Mb/s单片机一般是400k或以下常用。IIC协议是有规定的，其总线的容性负载要求，目前最高的1M左右。普通的芯片只有 低速 100K 与 高速 400K 两种规格。
2024-03-20 15:09:19
320
原创 不理解EMC，画不好PCB！
在图21中，PCB内的并联或者保护线路是沿着关键信号的线路布放。电路板设计中厚度、过孔制程和电路板的层数不是解决问题的关键，优良的分层堆叠是保证电源汇流排的旁路和去耦、使电源层或接地层上的瞬态电压最小并将信号和电源的电磁场屏蔽起来的关键。总体来说，PCB设计对EMC的改善是：在布线之前，先研究好回流路径的设计方案，就有最好的成功机会，可以达成降低EMI辐射的目标。因为相邻布线层上的平行信号走线会导致信号串扰，所以如果无法避免布线层相邻，应该适当拉大两布线层之间的层间距，缩小布线层与其信号回路之间的层间距。
2024-03-05 10:28:01
882
原创 电源完整性设计的重要三步！
同时，遵循设计规范和最佳实践，确保电源完整性的控制和优化。电源模块作为电源的起始点，布局时应特别注意，为了减小噪声引入，应确保电源模块的周围环境尽量清洁，避免与其他高频或噪声敏感元件相邻。去耦电容在供电芯片的电源完整性控制中发挥着重要作用，根据电容的特性和应用需求，去耦电容一般分为大电容和小电容两种。这样可以降低去耦电容之间的互感，确保互感远小于单个电容的ESL，从而实现并联多个去耦电容后，整体ESL的。小电容的谐振频率较高，滤波半径较小，因此应该尽量靠近芯片管脚放置，如果放置过远，可能无法有效。
2024-03-05 10:08:05
666
原创 模拟电路入门100个知识点
20、某放大电路中的三极管，在工作状态中测得它的管脚电压Va = 1.2V、 Vb = 0.5V、 Vc = 3.6V，试问该三极管是硅管管（材料），NPN型的三极管，该管的集电极是a、b、c中的C。20、某放大电路中的三极管，在工作状态中测得它的管脚电压Va = 1.2V、 Vb = 0.5V、 Vc = 3.6V，试问该三极管是硅管管（材料），NPN型的三极管，该管的集电极是a、b、c中的C。34、在共射、共集和共基三种放大电路组态中，希望电压放大倍数大、输出电压与输入电压反相，可选用共射组态；
2024-02-02 10:16:40
1947
1
原创 低成本电平转换电路
比如两个芯片之间的供电电压不一样，一个是5V，另一个是3.3V，那么在两者之间进行通讯建立连接关系时，就需要进行电平转换。以TTL 5V和CMOS 3.3V为例，他们的高低电平范围不一样，如果不进行电平转换，逻辑则是混乱的。
2024-01-17 10:27:36
408
原创 PCB丝印设计的要求和注意事项有哪些呢？
丝印设计是PCB设计中必不可少的因素，PCB板上丝印通常包括：元器件丝印及位号、板名、版本号、防静电标识、条码丝印、公司LOGO及其他一些标识。接下来，让我们一起看看PCB设计中对于丝印设计的要求。一、丝印设计要求丝印字符的字高和字宽之比，一般要求≥6:1，常见的字号有三种：其中，板子密度比较大时，常用4/25mil的字符(1号)；常规密度时，推荐5/30mil的字符(2号)；板子比较宽松时，推荐6/45mil字符(3号)；通常表层基铜厚度对丝印宽度也有相应要求，基铜
2023-12-28 17:21:01
791
原创 千兆以太网器件设计、PCB布线指南！
➤ 最好不要使电路地平面与形成耦合的机架地重叠，而应使机架地成为一个隔离孤岛，并在机架地和电路地之间留出 空隙。1206焊盘的位置应尽可能靠近电路板上的电源入口，以使两个地之间的电流远离任何敏感电路。➤在典型的PCB层叠结构中，顶层（元件侧）为信号，第2层为固定连续地平面，第3层为固定电源平面，第4层为另一个信号。➤ 通常，将千兆位以太网的四个差分对连接到RJ45连接器时，至少有一对需要通过过孔连接到相对的外部层。在这种 情况下，必须确保电路板另一侧（通常是第4层）上的布线经过对地阻抗较低的连续参考平面。
2023-12-27 16:57:53
1840
原创 本节分享下LDO的基础知识，主要来源于Ti的文档《LDO基础知识》
因此，较低的输出电流会降低压降电压，有助于提高 PSRR。低压降稳压器 (LDO) 的特性是通过将多余的功率转化为热量来实现稳压，因此，该集成电路非常适合低功耗或 VIN 与 VOUT 之差较小的应用。将输出电容器的电容值从 1μF 提高到 10μF 时，尽管 VIN - VOUT的值仍然为 250mV，1MHz 时的 PSRR 将增大到 42dB。然而，如今的现代应用都包括各种各样的模拟和数字系统，而有些系统和工作条件将决定哪种LDO最适合相关电路，因此，现在我们需要关注这些决定性因素。
2023-12-27 16:36:28
1233
原创 关于差分晶振的LVDS、LVPECL、HCSL、CML模式介绍及其相互转换
放置交流耦合电容后，LVDS输入需要重新偏置，可以通过将一个8.7KΩ电阻连接到3.3V和5KΩ电阻连接到GND来实现LVDS接收器输入共模的1.2V 直流电平。为了将800mV LVPECL摆幅衰减到400mV的CML摆幅，需在150Ω电阻之后放置一个50Ω的衰减电阻（RA），以衰减LVPECL摆幅电平的一半。CML和LVPECL差分对摆幅相对较大，且内部三极管工作于非饱和状态，功耗较大，基于结构上的差异，CML的功耗低于LVPECL。LVDS次之，需在接收端增加一个100Ω的终结电阻（内置的不需要）；
2023-12-22 13:59:12
2938
1
原创 电平设计基础：LVDS&CML 电平
LVDS ：低电压差分信号（Low-Voltage Differential Signaling）是美国国家半导体（National Semiconductor, NS）于1994年提出的一种信号传输模式的电平标准，它采用极低的电压摆幅高速差动传输数据（采用CMOS 工艺的低电压差分信号器件），实现点对点（或则点对多：M-LVDS）的连接，具有低功耗、低误码率、低串扰和低辐射等优点，已经被广泛应用于串行高速数据通讯场合当，如高速背板、电缆和板到板数据传输与时钟分配，以及PCB内的通信链路。
2023-12-22 10:56:20
1557
1
原创 从今天起，你就是CAN专家了。
CAN 是控制器局域网络 (Controller Area Network) 的简称，它是由研发和生产汽车电子产品著称的德国 BOSCH 公司开发的，并最终成为国际标准(ISO11519以及ISO11898),是国际上应用最广泛的现场总线之一。差异点如下：CAN 总线协议已经成为汽车计算机控制系统和嵌入式工业控制局域网的标准总线，并且拥有以CAN 为底层协议专为大型货车和重工机械车辆设计的 J1939 协议。
2023-12-19 14:50:16
1039
原创 31条PCB设计布线技巧：
16、IC管脚出线的线宽要小于或者等于焊盘宽度，出线宽度不能比焊盘宽度大，部分信号因载流等要求，线宽较宽的，布线可先保持与管脚宽度一致，布线引出焊盘后6-10mil左右再把线宽加粗处理，如下图所示。7、对于有包地要求的信号，须保证包地的完整性，尽量保证在包地线上进行打GND孔处理，两个GND孔间距不能过远，尽量保持在50-150mil左右，如下图所示。6、对于小CHIP器件，要注意布线的对称性，保持2端布线线宽一致，如一个管脚铺铜，另一管脚也尽量铺铜处理，减少元件贴片后器件漂移旋转，如下图所示。
2023-12-11 14:10:19
846
原创 浅析以太网接口及串口转以太网技术
MAC层芯片和物理层芯片之间传送数据是通过一根数据线来进行的，其时钟是10M，在100M中，如果也用一根数据线来传送的话，时钟需要100M，这会带来一些问题，所以定义了MII接口，它是用4根数据线来传送数据的，这样在传送100M数据时，时钟就会由100M降低为25M，而在传送10M数据时，时钟会降低到2.5M，这样就实现了10M和100M的兼容。如果你是该串口设备的厂家，具有重新组装设计设备的能力，且用量较大，需要降低成本的，可以考虑采用串口转以太网模块，并将该模块内置到你的设备内部。
2023-12-08 16:25:46
1692
1
原创 时钟信号设计基础——FPGA
在时钟信号驱动多个寄存器时，由于线网的传输延时，到达不同寄存器时钟端口的时钟信号存在有相位差，无法保证所有的时钟沿对齐，这种差异称为时钟偏移。在数字电路系统中，除时钟源(晶振)提供提供的主时钟以外，还存在多种不同的时钟概念，例如，衍生时钟、随路时钟、虚拟时钟、内部逻辑生成时钟、门控时钟、行波时钟、双边沿时钟和多路复用时钟等。在默认情况下，驱动多寄存器的时钟在逻辑综合时，综合工具通常不会在时钟的连线上添加时钟缓冲器以提高驱动能力，而是将时钟输入端直接连接到所有寄存器的时钟引脚。
2023-12-06 09:20:22
1795
原创 开关电源调试时，常见的10个问题：
在高压或低压输入下开机(包含轻载，重载，容性负载)，输出短路，动态负载，高温等情况下，通过变压器(和开关管)的电流呈非线性增长，当出现此现象时，电流的峰值无法预知及控制，可能导致电流过应力和因此而产生的开关管过压而损坏。输入关掉时，5V输出将会下降，Vcc也跟着下降，IC停止工作，但是空载或轻载时，巨大的PC电源大电容电压并不能快速下降，仍然能够给高压启动脚提供较大的电流使得IC重新启动，5V又重新输出，反跳。如果增加Vcc绕组圈数，减小Vcc限流电阻后，重载时Vcc变得太高，请参照稳定Vcc的办法。
2023-12-04 17:22:59
991
原创 电阻串联的作用
当LDO的VIN absolute maximum接近电源电压时，这时候又不想换高规格的LDO，为了节省成本，这时可以串一个小阻值电阻，能吸收一部分电压和电流，当电源端出现更大的浪涌时，电阻会身先士卒，代价更小。1）对第一个图来说，首先要考虑浪涌大小，如果不大，可以选择一个合适功率的电阻，电阻在TVS前面，会吸收很小一部分的电流，浪涌电流IPP小了之后，对应TVS的Vc（钳位电压）也会变小，对后端负载的保护更好。大家知道，如果一个信号的边沿非常陡峭，含有大量的高频成分，将会辐射干扰，另外，也容易产生过冲。
2023-02-24 14:14:02
2023
1
原创 LDO 芯片烫手，问题出在哪里？
在图1里，Ia = Ib = Ic，芯片U1（AMS1117-5.0）输入输出电压相差12V - 5V = 7V，此时损耗功率至少 7V × 100mA = 0.7W，这就是U1烫手的原因。BUCK电路的开关电源特点：η × 输入功率 = 输出功率，η × 12V × Ix = 5V × Iy。BUCK电路的开关电源特点：η × 输入功率 = 输出功率，η × 12V × Ix = 5V × Iy。线性电源输入输出的压差大，要注意是否会导致芯片过热，加速芯片老化，埋下质量隐患。图4：BUCK芯片效率。
2023-02-24 14:09:56
2472
原创 DC电路设计技巧及器件选型原则
DC-DC转换器的使用有利于简化电源电路设计，缩短研制周期，实现最佳指标等，被广泛用于电力电子、军工、科研、工控设备、通讯设备、仪器仪表、交换设备、接入设备、移动通讯、路由器等通信领域和工业控制、汽车电子、航空航天等领域。1、输入电容就近放在芯片的输入Vin和功率的PGND，减少寄生电感的存在，因为输入电流不连续，寄生电感引起的噪声对芯片的耐压以及逻辑单元造成不良影响。其外围电路的元器件特性，和基板的布线方式等，能改变电源电路的性能，因此，应进行综合判断。PWM的频率，PFM的占空比的选择方法。
2023-02-21 11:01:01
727
原创 3种防反接常用单元电路优缺点
对于电路中并联在分压电阻上的稳压二极管，因为场效应管的输入电阻是很高的，是一个压控型器件，G极电压要控制在20V内，过高的电压脉冲会导致G极的击穿，这个稳压二极管就是起一个保护场效应管防止击穿的作用。上面的防接反电路采用了一个保险丝和一个反向并联的二极管，电源极性正确，电路正常工作时，由于负载的存在电流较小，二极管处于反向阻断状态，保险丝不会被熔断。对于平常日用的一些产品，产品在进行设计时就会考虑这个问题，顾客只是简单的利用插头进行电源的连接，所以一般采用反插错接头，这是种简单，低价而有效的方法。
2023-02-21 10:56:41
336
原创 消灭EMC的三大利器：电容器/电感/磁珠
片式磁珠： 时钟发生电路，模拟电路和数字电路之间的滤波，I/O输入/输出内部连接器(比如串口，并口，键盘，鼠标，长途电信，本地局域网)，射频电路和易受干扰的逻辑设备之间，供电电路中滤除高频传导干扰，计算机，打印机，录像机(VCRS)，电视系统和手提电话中的EMI噪声抑止。原理是流过共模电流时磁环中的磁通相互叠加，从而具有相当大的电感量，对共模电流起到抑制作用，而当两线圈流过差模电流时，磁环中的磁通相互抵消，几乎没有电感量，所以差模电流可以无衰减地通过。但是在使用穿心电容时，要注意的问题是安装问题。
2023-02-21 10:53:02
840
原创 32种EMC标准电路 （共用）
以太网EMC（浪涌）设计标准电路(差模要求较高方案）03 AC380V接口EMC设计标准电路。06 DC12V接口EMC设计标准电路。以太网EMC(EMI)设计标准电路。
2022-12-12 14:11:10
823
原创 详解四线制SPI通讯
例如在图7所示的8位系统中，为使第3个从机能够获得数据，需要24个时钟脉冲，而常规SPI模式下只需8个时钟脉冲。此模式下的时钟相位为1，表示数据在下降沿采样(由橙色虚线显示)，并且数据在时钟信号的上升沿移出(由蓝色虚线显示)。此模式下的时钟相位为1，表示数据在下降沿采样(由橙色虚线显示)，并且数据在时钟信号的上升沿移出(由蓝色虚线显示)。当使用多个从机时，主机需要为每个从机提供单独的片选信号。此模式下的时钟相位为0，表示数据在上升沿采样(由橙色虚线显示)，并且数据在时钟信号的下降沿移出(由蓝色虚线显示)。
2022-12-09 10:27:51
1925
原创 PCB设计总有几个阻抗没法连续的地方。
罗永浩所说“人生总有几次踩到大便的时候”，PCB设计也总有阻抗不能连续的时候。特性阻抗：又称“特征阻抗”，它不是直流电阻，属于长线传输中的概念。在高频范围内，信号传输过程中，信号沿到达的地方，信号线和参考平面（电源或地平面）间由于电场的建立，会产生一个瞬间电流。如果传输线是各向同性的，那么只要信号在传输，就始终存在一个电流I，而如果信号的输出电压为V，在信号传输过程中，传输线就会等效成一个电阻，大小为V/I，把这个等效的电阻称为传输线的特性阻抗Z。信号在传输的过程中，如果传输路径上的特性阻抗发生变化，信号就
2022-12-07 14:30:30
502
原创 DDR、DDR2、DDR3、DDR4、LPDDR区别（自用）
1 什么是DDR DDR是Double Data Rate的缩写，即“双比特翻转”。DDR是一种技术，中国大陆工程师习惯用DDR称呼用了DDR技术的SDRAM，而在中国台湾以及欧美，工程师习惯用DRAM来称呼。 DDR的核心要义是在一个时钟周期内，上升沿和下降沿都做一次数据采样，这样400MHz的主频可以实现800Mbps的数据传输速率。2 每一代DDR的基本区别3 关键技术解释3.1 VTTVTT为DDR的地址线，控制线等信号提供上拉电源，上拉电阻是50Ω左右。VTT=1/2VDDQ
2022-12-07 11:25:42
5311
原创 EMC整改之-去耦电容
“ 电路中装设在元件的电源端的电容为去耦电容。”01去耦电容 去耦电容是电路中装设在元件的电源端的电容，此电容可以提供较稳定的电源，同时也可以降低元件耦合到电源端的噪声，间接可以减少其他元件受此元件噪声的影响。在电子电路中，去耦电容和旁路电容都是起到抗干扰的作用，电容所处的位置不同，称呼就不一样了。对于同一个电路来说，旁路（bypass）电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除，而去耦（decoupling）电容也称退耦电容，是把输出信号的干扰作为滤除对象。去耦电容用
2022-12-07 09:22:27
485
原创 二极管常用的8个用途
当反向电压高于原件的反向击穿电压时，会把原件如三极管，等造成损坏。峰值检波电路是对输入信号幅值的最大值进行检测，其工作原理是：当输入电压幅度大于二极管正向电压时，二极管导通，输出电压加在电容C1上，电容两端充电完毕，当输入电压幅值低于先前输入电压幅值时，二极管处于反偏截止状态，此时，电容两端的电压基本保持不变；电源正半周时，电容C1上的电压叠加电源电压，使二极管D2导通，二极管D1截止，电容C2上正下负，峰值电压可达2倍电源的峰值电压，即实现二倍压，该半周期时电流走向如下图中桔色箭头所示。
2022-11-18 15:54:58
514
原创 控制阻抗，这个阻抗是什么意思呢？
控制阻抗，这个阻抗是什么意思呢？ 信号在传输线中，是一步一步向前走的，电磁场的建立也是需要一个过程的，信号不是一下子从发射端传播到接收端。 信号线与信号线、信号线与参考平面之间充满了分布电容与分布电感，或者说寄生电容与寄生电感。信号每向前传播一步都会遇到特定的电容参数与电感参数，这里我们引入两个新的变量：“单位长度电容C”与“单位长度电感L” 如果一条传输线长度为Z，那么它的总电容就是Z*C，单位长度电容一般为几pF； 同理，如果一条传输线长度为Z，那么
2022-10-24 11:10:49
301
原创 PCB中的安全间距如何设计？
此处介绍一种简便的方法，即为铺铜对象设置不同的安全距离，比如整板安全间距设置为10mil，而将铺铜设置为20mil，即可达到板边内缩20mil的效果，同时也去除了器件内可能出现的死铜。丝印不允许盖上焊盘。在PCB设计以及制造行业，一般情况下，出于电路板成品机械方面的考虑，或者为避免由于铜皮裸露在板边可能引起卷边或电气短路等情况发生，工程师经常会将大面积铺铜块相对于板边内缩20mil，而不是一直将铜皮铺到板边沿。而整个字符的宽度W＝1．0mm，整个字符的高度H＝1．2mm，字符之间的间距D＝0．2mm。
2022-10-24 11:01:28
1865
原创 DDR布线规则与过程
但对于混合电路，包含高速数字电路与射频电路，射频电路比数字电路要重要的多，必须对射频信号做50欧姆阻抗控制，同时射频走线不可能太细，否则会引起较大的损耗，所以在混合电路中，本人往往舍弃数字电路的阻抗控制。Allegro中默认的线宽线距都是5mil，在CPU引脚比较密集的时候，这样的规则是无法满足的，这就需要在CPU或DDR芯片周围设定允许小间距，小线宽的区域规则，如下图。走完地址线和数据后，务必将DDR芯片的电源脚，接地脚，去耦电容的电源脚，接地脚全部走完，否则在后面绕等长时会很麻烦的。
2022-10-18 17:52:13
3031
EMC电磁兼容设计.docx
2024-07-05
元器件选型电阻电容......docx
2024-07-05
TPS54310 3A输出 PWM转换开关 TI
2024-06-28
candence原理图批量换网络的快捷操作
2024-05-23
使用N-MOSFET实现浪涌电流抑制
2024-04-03
VIVADO固化程序步骤
2024-04-03
PCIE快速卡机电规范修订版2.0-内含中文备注，批注
2023-12-26
HTA8506C-MH-002YY HTA8506C-MH+002YY HTA8506C-MD-002YY HTA8506C-M
2023-12-26
赛灵思-XCKU040-2FFVA1156l 相关资料
2022-12-01
CPCI规范（已标注）。
2022-06-10
存储器PCB设计规范（要求）
2022-05-12
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人