- 博客(50)
- 资源 (4)
- 收藏
- 关注
RSS订阅原创 电阻串联的作用
当LDO的VIN absolute maximum接近电源电压时，这时候又不想换高规格的LDO，为了节省成本，这时可以串一个小阻值电阻，能吸收一部分电压和电流，当电源端出现更大的浪涌时，电阻会身先士卒，代价更小。1）对第一个图来说，首先要考虑浪涌大小，如果不大，可以选择一个合适功率的电阻，电阻在TVS前面，会吸收很小一部分的电流，浪涌电流IPP小了之后，对应TVS的Vc（钳位电压）也会变小，对后端负载的保护更好。大家知道，如果一个信号的边沿非常陡峭，含有大量的高频成分，将会辐射干扰，另外，也容易产生过冲。
2023-02-24 14:14:02
334
原创 LDO 芯片烫手，问题出在哪里？
在图1里，Ia = Ib = Ic，芯片U1（AMS1117-5.0）输入输出电压相差12V - 5V = 7V，此时损耗功率至少 7V × 100mA = 0.7W，这就是U1烫手的原因。BUCK电路的开关电源特点：η × 输入功率 = 输出功率，η × 12V × Ix = 5V × Iy。BUCK电路的开关电源特点：η × 输入功率 = 输出功率，η × 12V × Ix = 5V × Iy。线性电源输入输出的压差大，要注意是否会导致芯片过热，加速芯片老化，埋下质量隐患。图4：BUCK芯片效率。
2023-02-24 14:09:56
306
原创 DC电路设计技巧及器件选型原则
DC-DC转换器的使用有利于简化电源电路设计，缩短研制周期，实现最佳指标等，被广泛用于电力电子、军工、科研、工控设备、通讯设备、仪器仪表、交换设备、接入设备、移动通讯、路由器等通信领域和工业控制、汽车电子、航空航天等领域。1、输入电容就近放在芯片的输入Vin和功率的PGND，减少寄生电感的存在，因为输入电流不连续，寄生电感引起的噪声对芯片的耐压以及逻辑单元造成不良影响。其外围电路的元器件特性，和基板的布线方式等，能改变电源电路的性能，因此，应进行综合判断。PWM的频率，PFM的占空比的选择方法。
2023-02-21 11:01:01
286
原创 3种防反接常用单元电路优缺点
对于电路中并联在分压电阻上的稳压二极管，因为场效应管的输入电阻是很高的，是一个压控型器件，G极电压要控制在20V内，过高的电压脉冲会导致G极的击穿，这个稳压二极管就是起一个保护场效应管防止击穿的作用。上面的防接反电路采用了一个保险丝和一个反向并联的二极管，电源极性正确，电路正常工作时，由于负载的存在电流较小，二极管处于反向阻断状态，保险丝不会被熔断。对于平常日用的一些产品，产品在进行设计时就会考虑这个问题，顾客只是简单的利用插头进行电源的连接，所以一般采用反插错接头，这是种简单，低价而有效的方法。
2023-02-21 10:56:41
186
原创 消灭EMC的三大利器：电容器/电感/磁珠
片式磁珠： 时钟发生电路，模拟电路和数字电路之间的滤波，I/O输入/输出内部连接器(比如串口，并口，键盘，鼠标，长途电信，本地局域网)，射频电路和易受干扰的逻辑设备之间，供电电路中滤除高频传导干扰，计算机，打印机，录像机(VCRS)，电视系统和手提电话中的EMI噪声抑止。原理是流过共模电流时磁环中的磁通相互叠加，从而具有相当大的电感量，对共模电流起到抑制作用，而当两线圈流过差模电流时，磁环中的磁通相互抵消，几乎没有电感量，所以差模电流可以无衰减地通过。但是在使用穿心电容时，要注意的问题是安装问题。
2023-02-21 10:53:02
223
原创 32种EMC标准电路 （共用）
以太网EMC（浪涌）设计标准电路(差模要求较高方案）03 AC380V接口EMC设计标准电路。06 DC12V接口EMC设计标准电路。以太网EMC(EMI)设计标准电路。
2022-12-12 14:11:10
515
原创 详解四线制SPI通讯
使用该方法时，由于数据是从一个从机传播到下一个从机，所以传输数据所需的时钟周期数与菊花链中的从机位置成比例。此模式下的时钟相位为1，表示数据在下降沿采样(由橙色虚线显示)，并且数据在时钟信号的上升沿移出(由蓝色虚线显示)。在此模式下，时钟极性为0，表示时钟信号的空闲状态为低电平。此模式下的时钟相位为1，表示数据在下降沿采样(由橙色虚线显示)，并且数据在时钟信号的上升沿移出(由蓝色虚线显示)。此模式下的时钟相位为0，表示数据在上升沿采样(由橙色虚线显示)，并且数据在时钟信号的下降沿移出(由蓝色虚线显示)。
2022-12-09 10:27:51
152
原创 PCB设计总有几个阻抗没法连续的地方。
罗永浩所说“人生总有几次踩到大便的时候”，PCB设计也总有阻抗不能连续的时候。特性阻抗：又称“特征阻抗”，它不是直流电阻，属于长线传输中的概念。在高频范围内，信号传输过程中，信号沿到达的地方，信号线和参考平面（电源或地平面）间由于电场的建立，会产生一个瞬间电流。如果传输线是各向同性的，那么只要信号在传输，就始终存在一个电流I，而如果信号的输出电压为V，在信号传输过程中，传输线就会等效成一个电阻，大小为V/I，把这个等效的电阻称为传输线的特性阻抗Z。信号在传输的过程中，如果传输路径上的特性阻抗发生变化，信号就
2022-12-07 14:30:30
322
原创 DDR、DDR2、DDR3、DDR4、LPDDR区别（自用）
1 什么是DDR DDR是Double Data Rate的缩写，即“双比特翻转”。DDR是一种技术，中国大陆工程师习惯用DDR称呼用了DDR技术的SDRAM，而在中国台湾以及欧美，工程师习惯用DRAM来称呼。 DDR的核心要义是在一个时钟周期内，上升沿和下降沿都做一次数据采样，这样400MHz的主频可以实现800Mbps的数据传输速率。2 每一代DDR的基本区别3 关键技术解释3.1 VTTVTT为DDR的地址线，控制线等信号提供上拉电源，上拉电阻是50Ω左右。VTT=1/2VDDQ
2022-12-07 11:25:42
944
原创 EMC整改之-去耦电容
“ 电路中装设在元件的电源端的电容为去耦电容。”01去耦电容 去耦电容是电路中装设在元件的电源端的电容，此电容可以提供较稳定的电源，同时也可以降低元件耦合到电源端的噪声，间接可以减少其他元件受此元件噪声的影响。在电子电路中，去耦电容和旁路电容都是起到抗干扰的作用，电容所处的位置不同，称呼就不一样了。对于同一个电路来说，旁路（bypass）电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除，而去耦（decoupling）电容也称退耦电容，是把输出信号的干扰作为滤除对象。去耦电容用
2022-12-07 09:22:27
94
原创 二极管常用的8个用途
当反向电压高于原件的反向击穿电压时，会把原件如三极管，等造成损坏。峰值检波电路是对输入信号幅值的最大值进行检测，其工作原理是：当输入电压幅度大于二极管正向电压时，二极管导通，输出电压加在电容C1上，电容两端充电完毕，当输入电压幅值低于先前输入电压幅值时，二极管处于反偏截止状态，此时，电容两端的电压基本保持不变；电源正半周时，电容C1上的电压叠加电源电压，使二极管D2导通，二极管D1截止，电容C2上正下负，峰值电压可达2倍电源的峰值电压，即实现二倍压，该半周期时电流走向如下图中桔色箭头所示。
2022-11-18 15:54:58
165
原创 控制阻抗，这个阻抗是什么意思呢？
控制阻抗，这个阻抗是什么意思呢？ 信号在传输线中，是一步一步向前走的，电磁场的建立也是需要一个过程的，信号不是一下子从发射端传播到接收端。 信号线与信号线、信号线与参考平面之间充满了分布电容与分布电感，或者说寄生电容与寄生电感。信号每向前传播一步都会遇到特定的电容参数与电感参数，这里我们引入两个新的变量：“单位长度电容C”与“单位长度电感L” 如果一条传输线长度为Z，那么它的总电容就是Z*C，单位长度电容一般为几pF； 同理，如果一条传输线长度为Z，那么
2022-10-24 11:10:49
88
原创 PCB中的安全间距如何设计？
此处介绍一种简便的方法，即为铺铜对象设置不同的安全距离，比如整板安全间距设置为10mil，而将铺铜设置为20mil，即可达到板边内缩20mil的效果，同时也去除了器件内可能出现的死铜。丝印不允许盖上焊盘。在PCB设计以及制造行业，一般情况下，出于电路板成品机械方面的考虑，或者为避免由于铜皮裸露在板边可能引起卷边或电气短路等情况发生，工程师经常会将大面积铺铜块相对于板边内缩20mil，而不是一直将铜皮铺到板边沿。而整个字符的宽度W＝1．0mm，整个字符的高度H＝1．2mm，字符之间的间距D＝0．2mm。
2022-10-24 11:01:28
510
原创 DDR布线规则与过程
但对于混合电路，包含高速数字电路与射频电路，射频电路比数字电路要重要的多，必须对射频信号做50欧姆阻抗控制，同时射频走线不可能太细，否则会引起较大的损耗，所以在混合电路中，本人往往舍弃数字电路的阻抗控制。Allegro中默认的线宽线距都是5mil，在CPU引脚比较密集的时候，这样的规则是无法满足的，这就需要在CPU或DDR芯片周围设定允许小间距，小线宽的区域规则，如下图。走完地址线和数据后，务必将DDR芯片的电源脚，接地脚，去耦电容的电源脚，接地脚全部走完，否则在后面绕等长时会很麻烦的。
2022-10-18 17:52:13
604
原创 硬件设计基础（问题解决、面试）。
小范围的不等距对差分信号影响并不是很大，间距不一致虽然会导致差分阻抗发生变化，但因为差分对之间的耦合本身就不显著，所以阻抗变化范围也是很小的，通常在10%以内，只相当于一个过孔造成的反射，这对信号传输不会造成明显的影响。大多数PCB厂家的加工能力是这样的：大于等于8mil的过孔可以做机械孔，小于等于6mil的过孔需要做激光孔。分信号是以信号的上升沿和下降沿的交点作为信号变化点的，走线不等长的话会使这个交点偏移，对信号的时序影响较大，另外还给差分信号中引入了共模的成分，降低信号的质量，增加了EMI。
2022-09-24 17:27:27
256
原创 PCB中EMC设计的（）。
薄膜工艺能够生产高密度混合电路所需的小尺寸、低功率和高电流密度的元器件,具有高质量、稳定、可靠和灵活的特点,适合于高速高频和高封装密度的电路中。地线上的噪音主要对数字电路的地电平造成影响,而数字电路输出低电平时,对地线的噪声更为敏感。混合电路中的有源器件一般选用裸芯片,没有裸芯片时可选用相应的封装好的芯片,为得到最好的EMC特性,尽量选用表贴式芯片。在电路设计中,往往只注重提高布线密度,或追求布局均匀,忽视了线路布局对预防干扰的影响,使大量的信号辐射到空间形成干扰,可能会导致更多的电磁兼容问题。
2022-08-25 15:23:46
64
原创 RS422的接终端电阻设计
RS-422如何接终端电阻? RS-422在长距离通信时,可在接收端接入一个120 欧的电阻作为终端电阻。终端电阻可以吸收网络上的反射波，有效地增强信号强度。接线方式，如下图所示 ：
2022-08-17 10:01:10
1568
原创 电容在电路中的作用、EMC中的功能。
由上图可以看出，同为0805封装的贴片陶瓷电容，001UF的电容比0.1UF的电容具有更好的高频滤波特性；在将近15MHz到175MHz的一个较宽的频带内，并联电容的阻抗比单独一个大电容的阻抗要来的大，由于两电容产生了谐振，在150MHz处产生了一个阻抗的峰值，系统其他部分在该频率范围内产生的能量只能有很少的一部分被旁路到地平面。阻抗的峰值与电容器的ESR的值成反比，随着单板设计水平与器件性能的提高，并联电容的阻抗的峰值将会随着ESR的减小而增加，并联谐振峰值的形状与位置取决于PCB板的设计与电容的选择。.
2022-08-05 17:35:53
414
原创 电路EMC设计接地的五条建议
接地方式←接地目的←接地的功能，所以采取哪种接地方式，要看地是哪类地，这类地的作用目的是什么，这两个问题解决了，接地方式则可水到渠成。接地的目的决定了接地方式。同样的电路，不同的目的，可能都要采取不同的接地方式。这个观点一定记住。比如同样的电路，用在便携设备上，静电累积泄放不掉，接地的目的是地电位均衡；用在不可移动的设备上，一般会有安全接地措施，对静电泄放的接地目的是导通阻抗足够低，尤其是对于尖峰脉冲的高频导通阻抗。以下讲解地的注意事项分成几个独立的观点分别介绍，每一条的内容虽然简单，建议一定反复读上N遍，
2022-07-29 10:13:04
221
原创 EMI（干扰）和EMS（产品抗干扰和敏感度）。
但LC组成的二阶系统，幅值衰减斜率是-40dB，更靠近理想的“立陡”的截止频率的效果，即滤波效果更好。EMS主要测试项ESD（产品静电）、EFT（瞬态脉冲干扰）、DIP（电压跌落）、CS（传导抗干扰）、RS（辐射抗干扰）、Surge（雷击）、PMS（磁场抗扰）。隐含一个问题就是在PCB上其实V1的负极和C1的负极是有一条线（PCBlayout工具软件中用的词比较准确，Trace，踪迹/轨迹）。如果EMC出现问题，除了要在原理图上查找电路参数的问题，还需要特别关注C->D，即回流路径。...
2022-07-29 10:12:22
2839
原创 PCB设计——MEC事项：
元器件要与基片的一边平行或垂直,尽可能使元器件平行排列,这样不仅会减小元器件之间的分布参数,也符合混合电路的制造工艺,易于生产。在器件布置方面,原则上应将相互有关的器件尽量靠近,将数字电路、模拟电路及电源电路分别放置,将高频电路与低频电路分开。混合电路中的有源器件一般选用裸芯片,没有裸芯片时可选用相应的封装好的芯片,为得到最好的EMC特性,尽量选用表贴式芯片。在电路设计中,往往只注重提高布线密度,或追求布局均匀,忽视了线路布局对预防干扰的影响,使大量的信号辐射到空间形成干扰,可能会导致更多的电磁兼容问题。.
2022-07-20 09:13:13
101
原创 硬件设计——不一二电路设计（电源电路、接口电路、时钟电路）
电源电路电源电路设计中，功能性设计主要考虑温升和纹波大小。温升大小由结构散热和效率决定；输出纹波除了采用输出滤波外，输出滤波电容的选取也很关键：大电容一般采用低ESR电容，小电容采用0.1UF和1000pF共用。电源电路设计中，电磁兼容设计是关键设计。主要涉及的电磁兼容设计有：传导发射和浪涌。接口电路 接口电路多种多样，一般需电缆引出的接口电路需要较完备的电磁兼容设计，如CAN总线、RS485总线；其他的接口电路如RS232、USB等一般采用磁珠加TVS管设计。时钟晶体电路时钟晶体电路一般有...
2022-07-19 09:25:23
702
原创 CAN介绍
概述CAN（Controller Area Network）即控制器局域网，是一种能够实现分布式实时控制的串行通信网络。想到CAN就要想到德国的Bosch公司，因为CAN就是这个公司开发的（和Intel）CAN有很多优秀的特点，使得它能够被广泛的应用。比如：传输速度最高到1Mbps，通信距离最远到10km，无损位仲裁机制，多主结构。近些年来，CAN控制器价格越来越低，很多MCU也集成了CAN控制器。现在每一辆汽车上都装有CAN总线。一个典型的CAN应用场景：CAN总线标准只规定了物理层和数据链路层，需要用户
2022-07-07 18:02:25
136
原创 对GND的一知半解？
问一个简单而又很难回答的电路问题：电路中的地线GND，它的本质是什么？在PCB Layout布线过程中，面临不同的GND处理。这是为什么呢？在电路原理设计阶段，为了降低电路之间的互相干扰，工程师一般会引入不同的GND地线，作为不同功能电路的0V参考点，形成不同的电流回路。GND地线的分类1. 模拟地线AGND 模拟地线AGND，主要是用在模拟电路部分，如模拟传感器的ADC采集电路，运算放大比例电路等等。在这些模拟电路中，由于信号是模拟信号，是微弱信号，很容易受到其他电路的大电流影响。如果
2022-07-07 16:51:47
445
原创 ESD元器件防护原理及选型
通常情况ESD保护电路如下。 当系统没有干扰，正常工作时，ESD器件可以忽略，几乎不起作用。 当外部接口电压超过ESD器件的击穿电压（VBR）,ESD器件开始起作用，并将电流分流到地。 实际ESD器件的工作电压（VRWM）与击穿电压（VBR）的区别，选择ESD器件应该选择系统工作电压小于ESD器件的工作电压（VRWM），例如系统是0~5V，那么我们应该选择工作电压（VRWM）大于5V的TVS。 单向ESD器件和双向ESD器件，双向ESD器件可以通过正负击穿电压（VBR）的信号，而单向
2022-07-01 09:19:53
566
原创 对于晶振电路，我们需要从几个方面考虑设计：
对于晶振电路，我们需要从几个方面考虑设计： 降低寄生电容的不确定性 降低温度的不确定性 减少对其他电路的干扰设计注意点：1. 晶振尽量靠近芯片，保证线路尽量短，防止线路过长导致串扰以及寄生电容。2. 晶振周围打地孔做包地处理。3. 晶振底部不要走信号线，尤其是其他高频时钟线。4. 负载电容的回流地要短。5. 走线时先经过电容再进入晶振。贴片无源晶振及有源晶振的走线方式：两脚贴片无源晶振 6. 封装较大，可从晶振中间出线。 7. 如果有测试点，使stub尽量短。 8. 走线可以走成假
2022-06-30 09:39:50
1208
原创 电路EMC设计接地的五条
接地方式←接地目的←接地的功能，所以采取哪种接地方式，要看地是哪类地，这类地的作用目的是什么，这两个问题解决了，接地方式则可水到渠成。接地的目的决定了接地方式。同样的电路，不同的目的，可能都要采取不同的接地方式。这个观点一定记住。比如同样的电路，用在便携设备上，静电累积泄放不掉，接地的目的是地电位均衡；用在不可移动的设备上，一般会有安全接地措施，对静电泄放的接地目的是导通阻抗足够低，尤其是对于尖峰脉冲的高频导通阻抗。以下讲解地的注意事项分成几个独立的观点分别介绍，每一条的内容虽然简单，建议一定反复读上N遍，
2022-06-29 14:44:47
151
原创 旁路电容、去耦电容——EMC整改
关于滤波电容、去耦电容、旁路电容作用及其原理 从电路来说，总是存在驱动的源和被驱动的负载。如果负载电容比较大，驱动电路要把电容充电、放电，才能完成信号的跳变，在上升沿比较陡峭的时候，电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的电感，电阻（特别是芯片管脚上的电感，会产生反弹），这种电流相对于正常情况来说实际上就是一种噪声，会影响前级的正常工作。这就是耦合。 去藕电容就是起到一个电池的作用，满足驱动电路电流的变化，避免相互间的耦合干扰。 旁路电容实际也是去藕合的，
2022-06-22 09:31:01
167
原创 设计开关电源时防止EMI的措施（频率范围的处理方法）
设计开关电源时防止EMI的措施1.把噪音电路节点的PCB铜箔面积最大限度地减小，如开关管的漏极、集电极、初次级绕组的节点等；2.使输入和输出端远离噪音元件，如变压器线包、变压器磁芯、开关管的散热片等等；3.使噪音元件（如未遮蔽的变压器线包、未遮蔽的变压器磁芯和开关管等等）远离外壳边缘，因为在正常操作下外壳边缘很可能靠近外面的接地线；4.如果变压器没有使用电场屏蔽，要保持屏蔽体和散热片远离变压器；5.尽量减小以下电流环的面积：次级（输出）整流器、初级开关功率器件、栅极（基极）驱动线路、辅助整流器6.不要将门极
2022-06-15 09:28:50
338
原创 FPGA_硬件电路（自用）
FPGA总体设计—硬件相关 FPGA在项目开始阶段需要考虑的设计主要有3大方面：一个是硬件做板相关的FPGA升级电路的设计以及外围IO设计；一个是与软件配合相关的软硬件接口设计；一个是FPGA内部的逻辑功能规划。 升级电路的设计：FPGA的好处就是产品发布后还能进行功能升级以及功能修改，但在客户那里应该没有人会愿意打开机箱进行升级，这时就要设计可靠的升级通路。1） 板上有配置器件：如果上电后FPGA需要快速配置，这时一般会采用SPI FLASH的配置方式，这时我们就要设计一个电路如何
2022-06-15 00:33:04
1196
原创 共模干扰与差模干扰（及其消除）
消除共模干扰（1）采用屏蔽双绞线并有效接地（2）布线时远离 高压线，更不能将高压电源线和信号线捆在一起走线（3）采用 线性稳压电源或高品质的 开关电源(纹波干扰小于50mV)（4）使用差分式电路（5）在信号线或电源线中串联共模扼流圈、在地与导线之间并联电容器、组成LC滤波器进行滤波,滤去共模传导噪声。消除差模干扰：（1）前提是减小共模干扰，不然共模干扰可能转化为差模干扰（2）采用差模扼流圈。......
2022-06-14 10:17:21
3017
原创 开关电源EMI整改实例（方法）。
EMC整改小技巧:差模干扰与共模干扰差模干扰：存在于L-N线之间，电流从L进入，流过整流二极管正极，再流经负载，通过热地，到整流二极管，再回到N，在这条通路上，有高速开关的大功率器件，有反向恢复时间极短的二极管，这些器件产生的高频干扰，都会从整条回路流过，从而被接收机检测到，导致传导超标。共模干扰：共模干扰是因为大地与设备电缆之间存在寄生电容,高频干扰噪声会通过该寄生电容，在大地与电缆之间产生共模电流，从而导致共模干扰。下图为差模干扰引起的传导FALL数据，该测试数据前端超标，为差模干扰引起。...
2022-06-10 11:50:46
932
原创 开关电源的EMC干扰不知道是怎么产生的？（开关电源EMC探析）
EMC的内容●基本概念：★EMC(电磁兼容性)：Electromagnetic Compatibility★EMI(电磁干扰):Electromagnetic Interference★EMS(电磁抗扰性)：Electromagnetic Susceptibility★ESD（静电）：Electrostatic Discharges★RS（辐射抗干扰）：Radiated Susceptibility★EFT(电快速瞬变脉冲群)：Electronic fast transients
2022-06-10 11:07:58
865
原创 PCB布局布线中地的设计（地与地使用跨接）。
1、总则地的设计，需要清除每一对电源、地，信号、地的回路，让这些回路按你设计的流向来，这样才能尽可能达到单板、系统的电磁兼容特性。2、无线信号接收机系统为例分为外围接口及二次电源、射频部分、射频电源、ADC、ADC模拟电源、ADC数字电源、时钟及时钟电源、主芯片及外围电源、主芯片及外围共9个模块组成，分为三种区域，分别是模拟地部分、数字地部分和模拟数字交联部分。模拟地部分只走模拟信号，数字地部分只走数字信号，只在ADC芯片下面、接口芯片下面、总电源输出端电容负极进行两个地的互联，要多打过孔。3、时钟线和数字
2022-06-10 11:02:41
395
原创 EMC共模干扰处理，共模扼流圈的应用和选型。
共模信号就是二个大小相等、方向相同的信号。(线地之间的干扰)差模信号就是二个大小相等、方向相反的信号。(两根线之间的干扰)差模又称串模，指的是两根线之间的信号差值;而共模噪声又称对地噪声，指的是两根线分别对地的噪声。差模信号：幅度相等，相位相反的信号。共模信号：幅度相等，相位相同的信号。由于EMC所面临解决问题大多是共模干扰，因此共模电感(共模扼流圈)也是我们常用的有力元件之一。...
2022-06-09 17:37:10
1299
原创 为什么DDR电源设计时需要VTT电源？
1、DDR系统的三种电源对于电源电压，DDR SDRAM系统要求三个电源，分别为VDDQ、VTT和VREF。A、主电源VDD和VDDQ主电源的要求是VDDQ=VDD，VDDQ是给IO buffer供电的电源，VDD是给内核供电。但是一般的使用中都是把VDDQ和VDD合成一个电源使用。有的芯片还有专门的VDDL，是给DLL供电的，也和VDD使用同一电源即可。电源设计时，需要考虑电压、电流是否满足要求。电源的上电顺序和电源的上电时间，单调性等。电源电压的要求一般在±5%以内。电流需要根据使用的不同芯片，及芯片个
2022-06-09 09:39:45
2629
2
原创 晶振（有源晶振、无源晶振）构造，工作原理。
● 使用晶体时，环路的传递函数是怎样的？● 为什么只有晶振的固有频率能振荡起来？● 为什么改变匹配电容，就能改变频偏？● 为什么晶振电路有的要串电阻，有的没有？有的要并联1M电阻，有的没有？...
2022-06-07 22:54:37
4795
原创 PCB线路板叠层设计要注意哪些问题？
总的来说叠层设计主要要遵从两个规矩:1. 每个走线层都必须有一个邻近的参考层(电源或地层);2. 邻近的主电源层和地层要保持最小间距,以提供较大的耦合电容;下面列出从两层板到八层板的叠层来进行示例讲解单面PCB板和双面PCB板的叠层对于两层板来说，由于板层数量少，已经不存在叠层的问题。控制EMI辐射主要从布线和布局来考虑；单层板和双层板的电磁兼容问题越来越突出。造成这种现象的主要原因就是因是信号回路面积过大，不仅产生了较强的电磁辐射，而且使电路对外界干扰敏感。要改善线路的电磁兼容性，最简单的方法是减小关键
2022-06-07 19:52:06
158
原创 快速提升PCB板Layout质量
现在很多的PCB Layout工程师都是按照硬件工程师或者PI SI工程师给出的约束规则来完成布局布线的，俗称的“拉线工”。如不想被当做“拉线工”来看待。要具备一定的电路理解能与SI/PI工程师做PI/SI分析的能力。......
2022-06-07 19:37:57
202
原创 EMC测试、安规测试、环境测试
EMC测试(电磁兼容性测试)的全称是ElectroMagnetic Compatibility，其定义为“设备和系统在其电磁环境中能正常工作且不对环境中任何事物构成不能承受的电磁骚扰的能力” 。EMC包含两方面的内容：一方面，该设备应能在一定的电磁环境下正常工作，即该设备应具备一定的电磁抗扰度(EMS)；其次，该设备自身产生的电磁骚扰不能对其他电子产品产生过大的影响，即电磁骚扰(EMI)。EMS的测试项目如下：1）静电放电抗扰度（ESD）;测试依据的标准是IEC 61000-4-2 Criteria B..
2022-06-06 21:37:41
3847
赛灵思-XCKU040-2FFVA1156l 相关资料
2022-12-01
CPCI规范（已标注）。
2022-06-10
存储器PCB设计规范（要求）
2022-05-12
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人