C6678板子
CIC:chip interrupt controller(configure CPU interrupt) / 128 system events(internally-generated events and chip-level events) to be programmed to 12 CPU interrupt
multiple events can be combined to a single event through chip level CIC.
LSPC(local power/sleep controllers): enable/disable module’s clock at the source
8核DSP processer, CorePac最高频率1.4GHz
C66x CorePac核:32KB L1 Data SRAM / 32KB L2 program SRAM / 512KB L2SRAM;共享4MB MSM(多核共享) SRAM(L2/L3).
DSP核与内部存储器之间数据交换速率非常高,IDMA适用于内部可访问L1D,L1P,L2,不能访问共享的SL2,外部存储器大块数据访问应使用EDMA.
单核RBL:(ROM Bootloader)EDMA从CE1对应的存储器空间拷贝1KB代码到DSP内的SRAM中(CPU此时停止运行)
DSPBOOT:主机BOOT/存储器BOOT
主机BOOT:DSP配置为从模式,DSP等待外部主机传送代码到其内部高速存储器执行
存储器BOOT:DSP为主,自动将外部存储器中存放的代码搬到其内部高速存储器执行