VHDL语法学习笔记

原创 2006年05月18日 15:36:00
1/
   port's direction:
<               in
>               out
>               inout
>               buffer
>               linkage      (no confirmed direction, can link with any direction's signal.)
2/
   data type:
>        there's 10 typies of a data.but always use this one:
>               bit  (can be '1' or '0') and this type often be declared in 'std_logic' and 'std_logic_vector'
>              
3/
    block  usage:
>       [blockname]:
>        block
>        begin
>               .......
>        end block [blockname];
[ftc=#F68E54]block is a structure of VHDL expressions in block are collateral,which are different from process [/ft]
4/
   subprogram
>      there are two kinds of subprogram: function and procedure.And their usage:
>            function [function name] (<argument list>) is
>               return  [data name] is
>               [declaring expressiong]
>            begin
>               [access expression];
>                return [variable name];
>            end [function name];
>       ---------------------------------------------------------
>            procedure [procedure name] (<arguement list>) is
>            begin
>                [access expression];
>            end [procedure name];
And something should be noted is  [ftc=#F68E54]Expressions in function and procedure are ordinal  accessed[/ft]
5/
   package usage:
>      package [package name] is
>          {construction expression];
>      end [package name];
>      package body [package name] is
>                [construction statement];
>      end body;
[B] So you see , package's usage somewhat like Entity,but a little different: there isn't an 'of' in before 'is'.[/B]
[ftc=#f68e54]package is used to list out signals,constant,datatype,component,function,procedure 's defintion.Which ate exprected to be used.[/ft]
6/
   configuration
>     configuration [configuration name] of [entity name] is
>           [construction statement];
>     end [configuration name];
>     configuration [configuration name] of [entity name] is
?         for [config architecture name]
>        end for;
>      end [configuration name];
[ftc=#F597e9]this configuration didn't include block and component.and use to link different level's entity structure.[/ft]
7/
   custom datatype
      a.type usage:
             1) type [typename] is [type construction] of [base datatype];
             2) type [typename] is (enumerate list];
8/
type [array name] is array ([area]) of data type;
type [array name] is array ([flag type] range<>);
    example: type bit_vector is array(natural range<>);
  variable var : bit_vector(0 to 1);
to_stdlogicvecter(a);    change a from bit_vector to std_logic_vector.
to_bitvector(a); change a fron std_logic_vector to bit_vector.
to_stdlogic(a);
to_bit(a);
[ftc=#f68e54]this four functions are includeed in std_logic_1164 package.[/ft]

9/
  wait.
            wait ;
                     wait on [signal list];
                     wait for [time];
                     wait until [condition expession];
10/
 loop
                     example:
                        l2: loop
                          a:=a+1;
                           exit l2 when a>10;
                           end loop l2;
 and it's meaning is obvious.
11/
 while loop
                            [ loop flag:] ehile <condition> loop
                                <ordinal statement>
                                   end loop [loop flag];
版权声明:本文为博主原创文章,未经博主允许不得转载。

C语言学习入们到精通之学习笔记(一)

为什么我通过博客的形式与大家分享我的学习笔记     对于c语言的学习已经有快3年之久了,对于学习嵌入式的我看来,C是我们的根本也就是我们的核心知识点,想学习好嵌入式就必须精通C语言。在一年之前我对...
  • love131452098
  • love131452098
  • 2016年05月29日 14:39
  • 1351

C++学习笔记(一) 补充篇 基础语法 — 参考慕课网 值得推荐!

2016年8月23日 前段时间真的是恍然大悟,书看错了,我看的 C++ prime plus看的真心的难受,也不知道这本书到底在写什么。 2016年8月28日 一晃又过了4-5天,真快啊,发现那...
  • David_Han008
  • David_Han008
  • 2016年08月25日 16:47
  • 2910

[持续更新]HTML5学习笔记(二)

1.  元素分类 元数据元素(metadata element):由此可见主要是元素中的事情了,向浏览器提供信息和指示; 流元素(flow element):听名字怪异,但是其实是规定这些元素可以...
  • u014267351
  • u014267351
  • 2015年09月01日 13:03
  • 1662

FPGA学习笔记4-VHDL

VHDL基础(veryhigh speed IC hardware description language)--超高速集成电路语言 -IEEE业界标准硬件描述语言(IEEE 1076) -用于仿...
  • fzxy002763
  • fzxy002763
  • 2012年01月20日 07:11
  • 2259

linq to sql 语法 学习笔记

  • 2014年09月05日 18:14
  • 69KB
  • 下载

语法树学习笔记——数据库实现原理

  • 2017年11月04日 00:13
  • 260KB
  • 下载

MATLAB学习笔记以及基本语法

  • 2017年01月19日 14:30
  • 454KB
  • 下载

C# 语法学习笔记

  • 2008年05月20日 18:37
  • 19KB
  • 下载

C++语法学习笔记(至六十一)

  • 2015年12月04日 02:24
  • 1.35MB
  • 下载

C++语法学习笔记(到四十四)

  • 2015年11月23日 15:10
  • 567KB
  • 下载
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:VHDL语法学习笔记
举报原因:
原因补充:

(最多只允许输入30个字)