本文是关于VHDL编程的笔记，涵盖了时序电路的表述，如利用CLK'EVENT和'LAST_VALUE判断信号变化，以及程序的基本结构，包括实体和结构体的使用。同时，介绍了进程语句、信号声明和不完整条件语句的影响。内容还涉及到数据对象的分类——信号、变量和常量。
1、时序电路的VHDL表述
A---- CLK'EVENT AND (CLK='1') AND (CLK'LAST_VALUE='0') ，'EVENT和‘LAST_VALUE是预定义的信号属性
如果信号CLK的数据类型是STD_LOGIC的，则他可能的取值有9种。
CLK'EVENT为真的条件是CLK在9种数据之间的任何两种间的跳变。
B----
2、程序的基本结构
实体 ENTITY --描述电路器件的外部情况及各个信号端口的基本性质
结构体 ARCHITECTURE --用于描述电路器件的内部逻辑功能或电路结构
内部信号
最低0.47元/天 解锁文章
5656
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
