- 博客(2)
- 资源 (6)
- 收藏
- 关注
RSS订阅原创 verilog编写数字频率计
一个简易的数字频率计主要由一个分频器和计数器构成 ，它的本原理就是计算 1 秒钟内被测时钟上升沿的个数即作它的频率值。 1. 分频器的作用是由 fpga 时钟得到我们想要的时钟 ，这里假设 fpga 的晶振为 50Mhz ,那么为了得到高电平为 1 秒钟的时钟信号 ，就需要对输入的 clk 进行 25000000倍分频 得到一个频率为 2Hz 占空比50 %的使能信号记为 en 。
2014-02-21 18:35:42
26530
8
原创 利用verilog将二进制码转换为十进制BCD码
小序： 先说一个 bear 的亲身体会，bear 在做一些 fpga 小设计时经常会用到数据显示功能，比如数字时钟，数字频率计，温度计，跑表等等，往往我们会选用 led 数码管来做显示， 因为它驱动起来比 lcd 液晶要简单的很多，我们知道 fpga 中寄存器在定义和储存的数据都是采用二进制的格式 ，而 fpga 输出给数码 管做显示
2014-02-20 10:54:17
60133
22
基于FPGA的数字频率计（ISE工程）
根据全国大学生电子设计竞赛题目《简易数字频率计》的要求设计，测量范围0-1Mhz ，测量精度满足题目中要求， 所用开发板为 xilinx spartan 3ES。具体设计过程可以参考博客 。http://blog.csdn.net/li200503028
2014-04-30
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人