FPGA 设计32位乘法器

原创 2016年05月31日 19:44:17


实验代码

module mul_32(out,a,b);

  input[31:0]a,b;
  output[63:0]out;
  wire[63:0]out;
  assign out=a*b;

endmodule

<span style="font-size:24px;">module mul_32(out,a,b);
  input[31:0]a,b;
  output[63:0]out;
  wire[63:0]out;
  assign out=a*b;
endmodule</span>



测试代码

<span style="font-size:24px;">`timescale 100ps/100ps
module mul_32_tb;
  reg[31:0]a,b;
  wire[63:0]out;
  mul_32 uut(.a(a),
             .b(b),
             .out(out)
             );
initial begin
  a=32'b0;
  b=32'b0;
  forever #20
  begin
    a=($random);
    b=($random);
end
end
endmodule</span>

`timescale 100ps/100ps
module mul_32_tb;
  reg[31:0]a,b;
  wire[63:0]out;
  mul_32 uut(.a(a),
             .b(b),
             .out(out)
             );
initial begin
  a=32'b0;
  b=32'b0;
  forever #20
  begin
    a=($random);
    b=($random);
end
end
endmodule

版权声明:本文为博主原创文章,未经博主允许不得转载。

相关文章推荐

32位单精度浮点乘法器的FPGA实现

  • 2011年07月31日 12:00
  • 125KB
  • 下载

FPGA----乘法器的设计

乘法算是基本运算之一,广泛应用在数字信号处理中,滤波器中乘法运算必不可少,实现乘法器的方法很多,各有各的优缺点,常见的有移位相加法,加法树法,查表法,混合法…… 在我们用语言设计电路时,初学时在...
  • yf210yf
  • yf210yf
  • 2017年04月13日 12:18
  • 3670

32位定-浮点乘法器设计

  • 2014年09月03日 20:52
  • 1.74MB
  • 下载

fpga乘法器设计

  • 2013年04月23日 16:11
  • 139KB
  • 下载

FPGA初步-Verilog的乘法器

下面的代码是在论坛上参考了其他网友的程序,加上自己的理解 module mux16( clk,rst_n, start,ain,bin,yout,done ); input clk; //芯片的...

CSD编码乘法器的设计以及FPGA实现

  • 2009年08月13日 19:56
  • 538KB
  • 下载

数字电路设计之Wallace树形乘法器

这个乘法器是先使用乘法表

FPGA乘法器设计

  • 2015年03月21日 13:06
  • 617KB
  • 下载

FPGA乘法器的设计

  • 2014年03月23日 20:31
  • 135KB
  • 下载
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:FPGA 设计32位乘法器
举报原因:
原因补充:

(最多只允许输入30个字)