FPGA 设计32位乘法器

原创 2016年05月31日 19:44:17


实验代码

module mul_32(out,a,b);

  input[31:0]a,b;
  output[63:0]out;
  wire[63:0]out;
  assign out=a*b;

endmodule

<span style="font-size:24px;">module mul_32(out,a,b);
  input[31:0]a,b;
  output[63:0]out;
  wire[63:0]out;
  assign out=a*b;
endmodule</span>



测试代码

<span style="font-size:24px;">`timescale 100ps/100ps
module mul_32_tb;
  reg[31:0]a,b;
  wire[63:0]out;
  mul_32 uut(.a(a),
             .b(b),
             .out(out)
             );
initial begin
  a=32'b0;
  b=32'b0;
  forever #20
  begin
    a=($random);
    b=($random);
end
end
endmodule</span>

`timescale 100ps/100ps
module mul_32_tb;
  reg[31:0]a,b;
  wire[63:0]out;
  mul_32 uut(.a(a),
             .b(b),
             .out(out)
             );
initial begin
  a=32'b0;
  b=32'b0;
  forever #20
  begin
    a=($random);
    b=($random);
end
end
endmodule

版权声明:本文为博主原创文章,未经博主允许不得转载。

FPGA----乘法器的设计

乘法算是基本运算之一,广泛应用在数字信号处理中,滤波器中乘法运算必不可少,实现乘法器的方法很多,各有各的优缺点,常见的有移位相加法,加法树法,查表法,混合法…… 在我们用语言设计电路时,初学时在...
  • yf210yf
  • yf210yf
  • 2017年04月13日 12:18
  • 4378

关于FPGA设计16位乘法器的两…

原文地址:关于FPGA设计16位乘法器的两种算法作者:ChrisChan部分原代码如下: 用特权的右移算法虽复杂点,但节省不少LEs,如下图: 用左移算法尽管浅显易懂,但因每次都会从最右端移位...
  • u012951123
  • u012951123
  • 2013年12月02日 09:10
  • 1379

复数乘法器设计(VHDL)

  • 2008年12月28日 10:04
  • 3KB
  • 下载

高精度计算-大整数乘法

大整数乘法问题描述求两个不超过 200 位的非负整数的积。 输入数据 有两行,每行是一个不超过 200 位的非负整数,没有多余的前导 0。 输出要求 一行,即相乘后的结果。结果里不能有多余的前...
  • zwhlxl
  • zwhlxl
  • 2015年05月04日 14:43
  • 2327

第二周——数位拆分v1.0

本来题目不难,看错了,悲催,快一个小时过去了。。。。 4.数位拆分v1.0 题目内容: 现有一个4位数的正整数n=4321,编写程序将其拆分为两个2位数的正整数43和21,计算并输出拆分后的...
  • guochan_xl
  • guochan_xl
  • 2015年05月02日 20:38
  • 1653

FPGA初步-Verilog的乘法器

下面的代码是在论坛上参考了其他网友的程序,加上自己的理解 module mux16( clk,rst_n, start,ain,bin,yout,done ); input clk; //芯片的...
  • gg15csdn
  • gg15csdn
  • 2015年09月24日 08:37
  • 3120

Spartan3硬件乘法器使用详解

原文网址:http://xilinx.eetrend.com/blog/810 自从开始学FPGA起,关于硬件乘法器与软件乘法器的概念就一直有点困惑。明明FPGA已经自带了18*18位的硬件...
  • yuan1164345228
  • yuan1164345228
  • 2015年11月01日 10:27
  • 3383

大整数乘法(简单模拟乘法过程)

一、分析 整数的数值超过计算机硬件所能表示的最大值时,那么我们只能借助软件的方法来实现大整数的乘法了。   我们可以使用字符串来模拟大整数的乘法,算法的思想就是使用我们在小学时学过的乘法,一位位相乘,...
  • s634772208
  • s634772208
  • 2015年06月15日 17:29
  • 2062

C6000软件优化经验总结

DSP 优化心得  1 推荐 C6XX优化经验总结 一、c6x的编译的常用选项 (一)c6x的编译程序为“cl6x.exe”使用的方法 Cl6x [opti...
  • lcydhr
  • lcydhr
  • 2014年09月17日 15:54
  • 429

构建有符号加法器和有符号乘法器的经验

一、有符号加法器设计范例:  ①代码:  module ADD_func(CLK,nRST,IN1,IN2,OUT1);      input CLK,nRST;   input [7:0] IN1,...
  • ztshun
  • ztshun
  • 2015年10月25日 14:58
  • 1807
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:FPGA 设计32位乘法器
举报原因:
原因补充:

(最多只允许输入30个字)