XILINX
橙色半瓶水
这个作者很懒,什么都没留下…
展开
-
XILINX的FPGA的资源
xilinx的spartan-3FPGA的资料原创 2016-06-11 14:54:02 · 771 阅读 · 0 评论 -
信号延迟一个单位
`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 09:57:16 07/19/2017 // Design Name: // Modul原创 2017-07-19 10:29:47 · 930 阅读 · 0 评论 -
Isim仿真使用手册
-------------------来自于NingHeChuan(宁河川)-------------------原文地址:http://www.cnblogs.com/ninghechuan/p/6214706.html安装好ISE,系统已经自带了ISim仿真软件,相比于专业的仿真软件Modelsim,ISim是免费的,不用编译库,小型设计仿真速度较快,对于轻量级的设计应该是转载 2017-06-30 10:38:34 · 9669 阅读 · 0 评论 -
Xilinx的ISim仿真随机数的生成
目前只发现了一个,其他的正在学习中 initial repeat(1024) #10 DoG_out1 = {$random} %255;如此可以生成8位的随机数,生成1024个。原创 2017-05-16 21:58:09 · 2053 阅读 · 0 评论 -
xilinx 平方根IP核的用法- 整形平方根算法
以下是算整形平方根的IP核,如果计算浮点数,可以用浮点数的平方根IP核。标注1:数据省略格式:第一种:Truncate:直接取整第二种:Round Pos Inf:四舍五入,+0.5之后四舍五入,在负数时和第三种有区别。第三种:Round Pos Neg Inf:四舍五入第四种:四舍五入,0.5算舍去。注意输入数据的格式:原创 2017-05-17 15:09:28 · 8956 阅读 · 0 评论 -
FPGA利用IP核计算反正切的方法
(毕竟新手,请各位不吝赐教)因为FPGA计算反正切可以用IP核进行,但是IP核需要输入二进制小数,一般我们得到的数都是十进制数,所以要先进行一些处理:1:把十进制数变成浮点数2:进行浮点数除法,除以相对应的位数最大值以便得到小数,比如说8位的就除以255。3:进行反正切运算4:如果需要转换为角度需要把浮点数转换为定点数之后乘以255.以下为程序:原创 2017-05-16 11:33:58 · 4981 阅读 · 2 评论 -
xilinx 浮点数IP核的用法- 浮点数除法
趁热打铁:以下为实现浮点数除法得基本运算:首先IP核得设置:标注1:选择除法运算选择单精度然后进行计算:结果:至于浮点数到定点数得转化见前一篇博文原创 2017-05-15 11:14:45 · 9636 阅读 · 0 评论 -
xilinx 浮点数IP核的用法- 定点数转浮点数
首先调用IP核标注1:选择定点数转浮点数标注1:32位定点数标注2:数字格式,符号位,整数位和小数位标注1,2:转化为的浮点数可以是单精度也可以是双精度。标注3:为转化后的数据格式。仿真如下:假设输入数据为1和2(十进制),则输出为:以上:单精度1的浮点数为:001111111000000000000000000000原创 2017-05-15 10:11:11 · 13785 阅读 · 2 评论 -
xilinx cordic IP核的用法- arctan的算法
本文介绍如何使用xilinx的CORDIC核计算一个arctan的值。此方法对于梯度运算有着重要的意义。原理略环境:xilinx ISE 14.7 cordic 4.0 ISim首先是IP核的选项设置,如图:标注1:选择函数的类型,我们选择计算arctan的值。标注2:选择cordic的结构,是字串行还是并行,我们选择并行。标注3:原创 2017-05-10 15:24:42 · 22385 阅读 · 3 评论 -
The function of include in Verilog
http://www.cnblogs.com/icelyb24/archive/2011/09/29/2195779.html原创 2016-12-02 12:02:42 · 611 阅读 · 0 评论 -
基于FPGA的彩色图像显示
哎呦呦 断断续续调了这么久终于调出来了,还是很开心的,虽然很简单,但是如果没想到的话还是挺不容易的。本文的思路是1 实现与显示器的接口(VGA or HDMI),本文采用HDMI接口,VGA的接口网上很多,随便找2 实现ROM文件的生成,本文所用XILINX的FPGA,用ISE为开发平台,所以采用的ROM所需要的文件是COE文件。 MIF文件的生成网上有很多程序,但是C原创 2016-08-12 09:30:41 · 3667 阅读 · 2 评论 -
基于FPGA的图像比例缩放
哈哈哈经过了一下午的钻研终于可以得到缩放的图像了这里的图像并不是高级的缩放而是简单的隔比例的像素显示在思考问题的时候我们往往正向思维,在我的正向思维怎么都不可得的时候看到了一篇文章,可以反向思维。既我们事先选定缩放后的左边,然后通过计算得到原图像的左边,然后给地址在ROM中查找即可。部分程序如下:原创 2016-08-12 19:24:30 · 4906 阅读 · 2 评论 -
【xilinx】关于textbench的资料
感谢旁边的巴基斯坦男给我的资料...Thanks a lot!Actually test bench code uses the main module as an instant and assigns some values to the input to get some results at the output. That's all... The coding is same原创 2016-08-26 16:27:55 · 1875 阅读 · 0 评论 -
ISE的IP核clocking wizard使用和例化
datasheet:https://www.xilinx.com/support/documentation/ip_documentation/clk_wiz/v4_2/pg065-clk-wiz.pdf这个时钟模块的功能主要有:主要的功能有:①可以设置两个输入时钟,最多7个时钟输出。⑤可以支持不同相位和占空比的需求。⑥支持扩频技术。如何使用?首先在原创 2017-08-23 11:04:10 · 10642 阅读 · 2 评论