这个真是让我头疼的问题
虽然这个问题很经典
但是我就是不会啊
以上实现由两个大神的code可以参考,一个是无双(http://www.cnblogs.com/oomusou/archive/2008/08/25/verilog_sobel_edge_detector.html)的,一个是crazybingo的(http://group.chinaaet.com/116/79095)
还有一个网站可以参考,但是这个网站上面实现的只是简易的,通过求补码求绝对值的方法可以借鉴(http://edge.kitiyo.com/2009/fpga-implementation/ram-modules.html)
我自己的程序把上面的进行了一个大综合,外加我自己写的linebuffer,因为两大神用的都是quartus的IP核,而我是xilinx的ISE。
程序链接为:
http://download.csdn.net/detail/sinat_25326461/9604536 (望不吝赐教)