动态延迟模块的verilog编写

最新推荐文章于 2024-07-14 17:15:43 发布
最新推荐文章于 2024-07-14 17:15:43 发布
阅读量3.0k 收藏 5
点赞数
分类专栏： FPGA verilog HDL
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u010442328/article/details/42786339
版权
本文介绍了一种在FPGA项目中解决动态延迟问题的方案，涉及前仲裁、延迟和后仲裁三个模块。前仲裁模块利用3-8编码器思想，将输入信号分配到8级缓存流水线；delay模块通过状态机进行计数延迟；后仲裁模块通过“与”操作串联8路信号输出。文中包含各模块的block视图和modelsim仿真图，以及testbench文件。
摘要由CSDN通过智能技术生成

在FPGA项目中遇到一个问题，大体是要实现不同数据的动态延迟，而且要实现流水作业。如下为示意图：



为此思考了方案一


--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

有了方案，开始设计每个模块的实现，这里分为三个部分设计

1 前仲裁模块

这个实现的就是每个有两路信号过来时（以flag上升沿为标志），将这个信号依次分配给delay模块，可以考虑类似于3-8编码器的设计思路

下面为block视图


d1到d8是8级缓存，实现8级流水，当有信号来时，依次分流到d1——d8，再循环。

下面为modelsim仿真图


2 delay模块

这个模块实际就是一个状态机就能解决，分为idle 和 计数延迟两个状态

block视图为



3 后仲裁模块

使用 “与” 操作将8路信号串行输出

 

整体的block视图为

 

最低0.47元/天 解锁文章
一枝春美食
关注
专栏目录
verilog延时模块
07-07
硬件verilog代码写得，很好用在实际工程中大规模应用过，有用需求的可以下来看看
使用Verilog编写的脉冲信号延时模块
10-07
/**************************************************************************************************/ //功能简介：使用Verilog编写的一个脉冲信号延时模块，延时时长可设定（小于输入脉冲周期），可精确到一个时钟周期 //代码有详细注解，设计项目验证可用，原项目是对一个周期为2ms，高电平脉宽为5us的脉冲信号延时100us输出 /**************************************************************************************************/
#Verilog HDL# Verilog中的延迟语句
最新发布
那么菜的博客
07-14 353
本文转载，仅供学习，勿喷~Verilog 中的仿真延时语句为 #n，n表示延时时间，将该语句加在语句中，延迟n个时间单位。延时的添加方法有两种：正规延迟和内定延迟。
使用 Verilog 做一个可编程数字延迟定时器 LS7211-7212
qq_46264636的博客
02-26 586
延迟定时器的规格可以在这里轻松找到。基本上，延迟定时器有 4 种操作模式：一次性 (OS)、延迟操作 (DO)、延迟释放 (DR)、双延迟 (DD)。输入用于根据延迟定时器规范中给定的方程对延迟进行编程。今天的项目是在 Verilog HDL 中实现可编程数字延迟定时器。完整呈现了延迟定时器的 Verilog 代码。可编程延迟定时器的 Verilog 代码是可综合的，并且可以在 FPGA 上实现。以下是可编程数字延迟定时器 LS7212 的 Verilog 代码。所实现的数字延迟定时器是。
Verilog基础：延时模型
前进，才知道自己的渺小
08-31 2362
Verilog基础专栏。
[SystemVerilog语法拾遗] systemverilog中各种延时方式详解
sunstat的博客
10-07 2270
systemverilog中各种延时
Verilog测试模块的编写
05-06
### Verilog测试模块的编写详解 #### 一、引言 在数字电路设计领域，Verilog作为一种硬件描述语言，被广泛应用于系统级芯片(SoC)的设计与验证中。随着设计复杂度的不断提高，测试模块的编写变得越来越重要。本文...
基于I2C编写的I2C_MASTER和I2C_SLAVE在一个模块的verilog代码
06-08
在这个“基于I2C编写的I2C_MASTER和I2C_SLAVE在一个模块的verilog代码”中，我们将深入探讨如何使用Verilog硬件描述语言来实现I2C主设备（Master）和从设备（Slave）的功能，并结合了延迟处理、去毛刺（degitch）和...
fifo.rar_FIFO 深度_VHDL语言fifo_verilog 深度 fifo_verilog编写fifo
09-19
在本项目中，我们讨论的是一个深度为256的异步FIFO，该FIFO是使用Verilog硬件描述语言编写的，具有读写功能，能够有效地存储和传递数据。 首先，我们要理解FIFO的基本工作原理。FIFO内部由一组存储单元（如RAM或...
verilog编写延迟链
01-30
以下是一个用Verilog编写的简单延迟链的例子： ```verilog module DelayChain( input wire clk, input wire rstn, output wire [7:0] delayed_output ); reg [7:0] delay_reg [0:7]; always @(posedge clk or ...
ofdm 交织编码的Verilog实现
05-07
ofdm发射机设计与实现的一个部分。 用ise仿真~~需自己写text文件~ 程序中有检测时会有两个错误，第一个是字符不匹配 自己用英文输入写一遍就行，第二个是少了一个begin~
十字路口的交通灯控制 Verilog代码（详细备注）
08-09
本代码需要用到EL-SOPC4000试验箱上交通灯模块中的发光二极管，即红、黄、绿各三个。依人们的交通常规，“红灯停，绿灯行，黄灯提醒”。其交通灯的亮灭规律为：初始态是两个路口的红灯全亮，之后东西路口的绿灯亮，南北路口的红灯亮，东西方向通车，延时一段时间后，东西路口绿灯灭，黄灯开始闪烁。闪烁若干次后，东西路口红灯亮，而同时南北路口的绿灯亮，南北方向开始通车，延时一段时间后，南北路口的绿灯灭，黄灯开始闪烁。闪烁若干次后，再切换到东西路口方向，重复上述过程。
SystemVerilog Assertion支持动态delay或者repeat
XtremeDV
01-17 1866
package sva_delay_repeat_range_pkg; // int d1, d2; // bit a, b, c=1'b1; // sequence q_s; a ##1 c; endsequence // sequence my_sequence; e ##1 d[->1]; endsequence //--------...
（20）System Verilog利用clocking块产生输出信号延迟激励
m0_46498597的博客
12-14 703
（20）System Verilog利用clocking块产生输出信号延迟激励 1.1 目录 1）目录 2）FPGA简介 3）System Verilog简介 4）System Verilog利用clocking块产生输出信号延迟激励 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可
Verilog之delay的两种用法（inter/intra）
weixin_30289831的博客
11-15 2589
verilog语言中有两种延迟方式：inter-delay和intra-delay,关于inter和intra。这两个英文前缀都有“内部，之间”的意思，但又有所不同。inter表达不同事物之间，intra表达同类事物之间，两者具体的含义请细细体会：）。以阻塞式赋值为例（block assignment）： 1.inter-delay的表达式为:#delay-value a=b+c； ...
（20）Verilog实现信号延迟N拍【3拍】
m0_46498597的博客
11-04 1271
FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究，主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同，FPGA在通信行业的应用比较广泛。
Verilog语言设计增加延时的正确方法
sinat_36281283的博客
12-27 1829
仿真延时
verilog-延迟语句
bleauchat的博客
09-21 9166
verilog延时
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值