FPGA中的PLL和DLL研究

最新推荐文章于 2023-09-19 07:45:00 发布

一枝春美食

最新推荐文章于 2023-09-19 07:45:00 发布

阅读量6.4k

点赞数 5

分类专栏： FPGA

本文链接：https://blog.csdn.net/u010442328/article/details/40370839

版权

PLL和DLL是FPGA中两种重要的时钟管理技术。PLL采用电压控制延迟，提供更广泛的频率调节范围，常用于 Altera 芯片；DLL基于数字抽样，抗噪声能力更强，常见于 Xilinx 芯片。两者都能实现倍频、分频、占空比调整，但DLL在 jitter 和 power precision 方面优于PLL。在实际应用中，PLL更适用于需要高质量、可变频率信号的场景，而DLL则用于确保数字信号与系统时钟同步。

摘要由CSDN通过智能技术生成

DLL:一般在altera公司的产品上出现PLL的多，而xilinux公司的产品则更多的是DLL，开始本人也以为是两个公司的不同说法而已，后来在论坛上见到有人在问两者的不同，细看下，原来真是两个不一样的家伙。DLL是基于数字抽样方式，在输入时钟和反馈时钟之间插入延迟，使输入时钟和反馈时钟的上升沿一致来实现的。又称数字锁相环。

PLL:使用了电压控制延迟，用VCO来实现和DLL中类试的延迟功能。又称模拟锁相环。功能上都可以实现倍频、分频、占空比调整，但是PLL调节范围更大，比如说：XILINX使用DLL，只能够2、4倍频；ALTERA的PLL可以实现的倍频范围就更大毕竟一个是模拟的、一个是数字的。两者之间的对比：对于PLL，用的晶振存在不稳定性，而且会累加相位错误，而DLL在这点上做的好一些，抗噪声的能力强些；但PLL在时钟的综合方面做得更好些。总的来说PLL的应用多,DLL则在jitter power precision等方面优于PLL。

目前大多数FPGA厂商都在FPGA内部集成了硬的DLL（Delay-Locked Loop）