多模低位交叉编址

首先需要从地址的设计上理解：低位是体号，高位是体内地址。
这是最核心的部分，忽略掉这个，多模低位交叉编址的理解就无从谈起了。

为什么这么说呢？

因为，我们知道地址是从低到高增长的。那么，体号在低位的时候，该怎么控制呢？
这里，设计的有多个存储模块，而且这些模块必须长相一样，因此呢，体内的地址编法也是同步增长的。比如共4个模块体，分别编号为0，1，2，3. 访问的时候，体号为0时，访问模块体0高位地址对应的那个存储单元。然后体号变为1，访问模块体1的同样的高位地址的存储单元，再接着访问2，3，高位地址都相同。所以存储的数据就需要把4个相邻的存储单元存在4个模块上。

这是对过程的把握。

有了模块的分工，就会有流水线的思路。
所以，假设模块存取一个字的存取周期是T,总线传输周期是r,那么，也就是说，多个模块并行，在T内，全都可以被存取，但是总线不能这么快，一次一次传输，每次传输的是一个字。这里假设的是一次传输位数与存储字长相等。

那么，为何存储体的个数需要：m >= T/r呢？

这么理解：r和T是硬件决定了的，总线像是班车一样，连续不停的工作，传输周期是r,也就是说每r秒的时间可以完成一个体上的一个字的传输。还得明白的是：存储体是电信号表示信息，因此这个存储体的信息需要再存取的时候才启动读取，并不能是一下子准备好，让总线陆陆续续取走。所以，总线每r秒搬走一个体上的一个字，然后接着搬下一个体的一个字&