FPGA
yanxiaopan
这个作者很懒,什么都没留下…
展开
-
FPGA的时钟资源 DCM
DCM(digital clock manager)即数字时钟管理器。 组成:DCM由延迟锁相环(delay-locked-loop DLL)、数字频率合成器(digital frequency synthesizer DFS)、数字移相器(digital phase shifter DPS)、数字频率扩展器(digital spread spectrum DSS)四部分组成。 DCM可实现数字原创 2016-01-25 11:14:04 · 814 阅读 · 0 评论 -
sigmoid函数的实现
原理参考文献: 神经网络激活函数及其导数的FPGA实现_张智明代码如下:module sigmoid(clk,rst,a,b );input clk;input rst;input [15:0] a;output[15:0] b;reg[15:0] b;reg[15:0] a_reg;always@(posedge clk)begin if(rst) b=0;原创 2017-08-07 17:11:46 · 5735 阅读 · 3 评论 -
在microzed上跑ubuntu系统
参考:https://blog.csdn.net/dengshuai_super/article/details/51958097http://blog.csdn.net/dengshuai_super/article/details/52025855转载 2018-03-15 17:23:13 · 237 阅读 · 0 评论 -
对于奇偶校验及波特率的理解
奇偶校验:参考:https://blog.csdn.net/renlonggg/article/details/73649841奇校验是指所有的数据位加上校验位后,‘1’的个数为奇数个;偶校验是指所有的数据位加上校验位后,‘1’的个数为偶数个。发送端计算奇校验位的方法:初始值为1,然后与数据位依次异或,程序如下所示:par_bit <=1;txd_r <= data...原创 2018-07-26 15:04:11 · 2397 阅读 · 0 评论 -
定点小数的运算
FPGA中的数都是用二进制表示的,下面介绍如何将小数转换成二进制数表示:假定二进制数有16位,最高位为符号位,有效位有15位,那么小数点之后可以有0-15位,我们把小数点后有n位称为Qn。以Q12为例,Q12正数的最大值为0111.111111111111,要计算其需要表示的小数时,计算过程如下:将二进制数0111111111111111转化成十进制数32767,用十进制32767÷2^12=7.9原创 2017-08-07 17:09:25 · 9627 阅读 · 0 评论