测试原理（三）

功能测试

一、基本术语

Output Mask输出屏蔽，及针对单独的Pin进行操作；

Output Sampiling输出采样，“Strobing”判断Pass和fail；

Test pattern测试向量，将测试芯片的逻辑通过ATE同DUT上的数据进行比较；

Signal Format 信号格式，PE提供的输入信号波形

二、输入数据

1.给到ATE的测试指令

2.时序

3.信号的格式

4.输入电平（VIH/VIL）判断电平信号的高低

5.芯片不同时序的设置；

输入数据的格式

数据格式同向量数据、时沿设定以及输入电平组成可以的给DUT正确的值

这里有一些信号的格式

NRZ Non Return to Zero，不返回，用于存储向量存储器，只看周期的开始的变化。

DNRZ Delayed Non Return to Zero,延迟不返回，在上面的基础上由设置的延迟的时间进行延迟改变。

RZ Return to Zero，返回0，及输出为1的时候则输出一个正向脉冲，0时则没有。一些上升沿有效的信号如（CS）信号。

RO Return to one ，返回1，及输出为0的时候则输出一个负向脉冲，1时则没有。一些下升沿有效的信号如（OE/）信号。

SBC Surround By Complement，补码环绕，在前后周期不一致的情况下，在一个周期中可以实现3个周期的跳变。SBC的运行测试时是为一个个可以保持信号建立和保持时间的信号格式。

ZD Impendance Drive ,高阻驱动，允许驱动在同一周期内部打开和关闭。当驱动关闭属于高阻态

输入信号时序

测试周期的确定通常代表了，周期内布控制信号的布局和时延也就可以确定了

输入信号分为控制信号和数据信号；数据信号在控制信号跳变的时候提供数据或者将这些信号通过读入或者锁定到期间的内部；

控制信号和数据信号建立连接的时间和保持连接的时间由各信号时间沿的位置来确定；

之后要确定的就是输入信号的格式也就是我们上文提到的内容；

输入信号是由测试系统中的各各模块提供的，比如测试向量、时沿、信号格式以及VIH/VIL共同设置的结果，最后用测试头以不同的信号波形输出；

输出数据

测试的向量数据、采样时序、VOL/VOH（期望的逻辑电平）、IOL/IOH（输出电流负载）

高阻态输出：高阻态电平高于VOL低于VOH，通过接入外部电源使得电平达到高阻态

输出信号时序

要确定可以引起输出信号发生改变的控制信号引起的信号变化前的延时；采样分为边沿采样和窗口采样；测试时序应当同测试系统发生检测的时间一致；测试可以发现传输延迟问题；

影响因素：

1.向量数据决定期望的逻辑状态

2.VOL/VOH参考电平决定期望的输出电压

3.输出采样的时序决定周期输出信号的测试点

AC测试的输出负载

使用VCC的电压全部作用在负载电阻上，且对地无电流。

向量文件

复合向量：及在运行的向量上改变向量的方向

功能测试的步骤：

1． 定义 VDD 电平；

2． 定义输入、输出电平（VIL/VIH/VOL/VOH）；

3． 定义输出电流负载（IOL/IOH/VREF）；

4． 定义测试周期；

5． 为所有输入信号定义输入时序和信号格式；

6． 为所有输出信号定义输出采样时序；

7． 为向量存储器定义向量的起始和终止点；

8． 运行测试。

宽松参数：VIL可以低，VIH可以高，VOL可以高，VOH可以低

最大和最小电压：例：VDD=5v及在其正负10%的电压分别进行测试，改变VDD的时候VIL/VIH/VOL/VOH也需要调整

总功能测试（Gross Function Test）

总功能测试指使用最宽松的条件去运行的功能测试，频率、时序、电压、电流负载等条 件都被放宽，也成为基础功能测试（Basic Function test）或摆动测试（Wiggle Test）。

它的目的是在不动用精确参数设置的情况下基本判断器 件是不是有问题的

测试方法：就是放低频率，其余参数正常进行测试。