ARMv8/ARMv9的TLB深度学习

于 2024-03-29 07:30:00 发布
阅读量371 收藏 2
点赞数 6
分类专栏： ARMv8/ARMv9架构入门到精通 文章标签： arm开发 arm linux 安全架构 安全
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/2301_79143213/article/details/137108291
版权

快速链接:

TLB里都有什么

在这里插入图片描述
在这里插入图片描述

TLB的查询过程
  • 匹配虚拟地址 ：使用VA[48:N]去TLB中查询entry
  • 匹配translation regime
  • 匹配Address Space IDentifier (ASID) 或 该entry已经设置global了
  • 匹配Virtual Machine IDentifier (VMID)
MMU工作原理
  • 根据VA、ASID、VMID、current translation regime去L1 data TLB或L1 instruction TLB中去匹配
  • 如果L1 MISS了，则去匹配L2，同样是使用VA、ASID、VMID、current translation regime去匹配
  • 如果L2也MISS了，则执行hardware translation table walk，读取页表，进行地址翻译。注意页表不一定去内存中读，有可能缓存到了L2 Cache中。

添加vx : arm_2023，备注进ARM交流讨论区
image.png

ARM架构
关注
专栏目录
armv8/armv9 MMU深度学习
baron-周贺贺-代码改变世界ctw
04-22 3140
Non-cacheable,Cacheable, non-shareable,inner-shareable,outer-shareable, optee、ATF、TF-A、Trustzone、optee3.14、MMU、VMSA、cache、TLB、arm、armv8、armv9、TEE、安全、内存管理、页表
armv8/armv9的简介-学习这一篇就够了
baron-周贺贺-代码改变世界ctw
01-06 3869
引流关键词: optee、ATF、TF-A、Trustzone、optee3.14、MMU、VMSA、cache、TLB、arm、armv8、armv9、TEE、安全、内存管理、页表… 快速链接: . ???????????? 个人博客笔记导读目录(全部) ???????????? 目录第一部分 简介1、Overview2、About the Arm architecture3、架构(architecture)到底是什么意思呢4、Architecture and micro-architectu
Arm中的TLB
W1Z1Q的专栏
04-04 1168
本文介绍Arm中的L2TLB，Walk cache和IPA cache。
armv7 tlb 概述
shenhuxi_yu的专栏
03-16 650
armv7上下文切换的tlb flush的时候为了减少开销，tlb 会有延迟刷新 lru 替换策略
ARMv8 MMU及Linux页表映射：TLB
RToax
11-10 1778
《ARM SMMU原理与IOMMU技术（“VT-d” DMA、I/O虚拟化、内存虚拟化）》 《Linux内存管理：分页机制》 《Linux内存管理：内存描述之内存节点node》 《Linux内存管理：内存描述之内存区域zone》 《Linux内存管理：内存描述之内存页面page》 《Linux内存管理：内存描述之高端内存》 《内存管理：Linux Memory Management：MMU、段、分页、PAE、Cache、TLB》 目录 1. 介绍 2. ARMv8 MMU 2.1 MMU
ARM微处理器---存储器格式 TLB技术
m0_54759841的博客
03-15 1478
ARM微处理器存储器格式知识总结 存储特点 从零地址开始的字节线性组合 寻址空间为4GB，这里是因为ARM的地址寄存器为32位，对应能够访问2^32个存储单元，每个存储单元在ARM中对应一个字节因此寻址空间为4GB 字数据的存储方法有两种分别为大端格式和小端格式 大端格式 字数据的高字节存储在低地址位，低字节存放在高地址位。 小端格式 字数据的高字节存储在高地址位，低字节存储在低地址位 虚拟存储技术 存储器管理单元MMU 将虚拟地址转换成物理地址–将主存地址从虚拟存储空间映射到物理存储空间 存储器
Armv8/Armv9架构入门指南(cortex-A系列)
04-12
总之，《Armv8/armv9架构入门指南》是学习ARM最新架构的宝贵资源，涵盖了从基础概念到高级特性的全面内容，对于嵌入式开发人员和系统设计者来说是必不可少的参考书。通过深入学习，读者可以掌握ARMv8和Armv9架构的...
[mmu/cache]-ARMV8-aarch64的虚拟内存(mmu/tlb/cache)介绍-概念扫盲
baron-周贺贺-代码改变世界ctw
11-11 7825
文章目录1、相关术语:2、address translation system (AT) 1、相关术语: ➨ VMSA - Virtual Memory System Architecture ➨VMSAv8 ➨VMSAv8-32 ➨VMSAv8-64 ➨Virtual address (VA) ➨Intermediate physical address (IPA) ➨Physical address (PA) Translation stage can support only a singl
ARM内核架构（三）——MMU、Cache、TLB、流水线
Hello Mr.Z的博客
04-02 2621
MMU、Cache、TLB、流水线 小狼@http://blog.csdn.net/xiaolangyangyang VM通过页表转换成PM，MMU、Cache、TLB在转换过程中发挥作用： （1）PTE和PA都在Cache或者Memory中： （2）将Cache和Memory拆开描述，PTE和PA是否在Cache中命中： （3）P
[mmu/cache]-ARM MMU/TLB的学习笔记和总结
baron-周贺贺-代码改变世界ctw
11-09 4717
1、 ARM mmu三级页表查询的过程 (1)、在开启MMU后，cpu发起的读写地址是一个64bit的虚拟地址， (2)、该虚拟地址的高16bit要么是全0，要么是全1. 如果是全0，则选择TTBR0_ELx做为L1页表的基地址; 如果是全1，则选择TTBR1_ELx做为L1页表的基地址; (3)、TTBRx_ELn做为L1页表，它指向L2页表，在根据bit[41:29]的index，查询到L3页表的基地址 (4)(5)、有了L3页表的基地址之后，在根据bit[28:16]的index，查询到页面的地址
ARM系列之MMU TLB和ASID基础概念介绍。
ZP1015
12-18 2615
通常情况下，在使用 Cortex-A 系列处理器的时候，典型场景是跑多任务 OS；每一个任务（或者成为应用），都有它独立的虚拟地址空间，以及他的独立的 Translation Table；但是对于 OS 来说，Kernel 的 Translation Tables 其实是固定的，只是进程之间的 Translation Tables 不一样而已；当一个进程启动的时候，OS 负责为他 code 和 data 段建立映射表（Translation Tables）；
Linux内存管理：TLB flush操作
RToax
12-06 3248
目录 一、前言 二、基本概念 1、什么是TLB？ 2、为什么有TLB？ 3、TLB工作原理 三、ARMv8的TLB 1、TLB的组成结构 2、如何确定TLB match 3、进程切换和ASID(Address Space Identifier) 4、TLB的一致性问题 5、TLB操作过程 6、维护TLB的指令 四、TLB flush API 1、 void flush_tlb_all(void) 2、 void flush_tlb_mm(struct mm_struct *mm
ARM架构中MMU/TLB/Cache的一些概念和寄存器
baron-周贺贺-代码改变世界ctw
10-14 3767
1、一些基本概念 (1)、Write-through 和 Write-back Write-through- Write is done synchronously both to the cache and to the backing store. Write-back (or Write-behind) - Writing is done only to the cache. A modified cache block is written back to the store, just befor
ARMv8 - 高速缓存（cache）
aigourensheng的博客
07-05 1682
一个经典的arm64体系结构处理器系统包含了多级的高速缓存。 如上图每个CPU内核都有自己的L1高速缓存。L1高速缓存采用分离的两部分高速缓存。d-cache表示L1数据高速缓存， i-cache表示指令高速缓存。每个CPU内核共享一个L2 高速缓存，L2高速缓存采用混合的方式，不再区分指令和数据cache，此时还外接了一个扩展的L3高速缓存。cache工作方式处理器在访问存储器时，会把地址同时传递给TLB（Translation Lookaside Buffer）和cache。TLB是一个用于存储虚拟地
【Cache篇】MESI协议
Muggle的博客
05-01 1707
对于单核CPU来说，不存在数据一致性问题；然而对于多核系统来说，不同CPU上的cache和ram可能具有同一个数据的多个副本。这就会导致数据观察者（CPU/GPU/DMA）能看到的数据不一致。 因此，维护cache一致性就非常有必要。
一文带你完成ARMv8架构中的cache知识点
ABCCloud的博客
05-20 1508
【摘要】 在最初开发ARM架构时，处理器的时钟速度和内存的访问速度大致相同。今天的处理器内核要复杂得多，其时钟速度可以快上几个数量级。但是，外部总线和内存设备的频率并没有扩大到同样的程度。有可能实现小块的片上SRAM，它可以以与内核相同的速度运行，但是与标准的DRAM块相比，这种RAM非常昂贵，因为后者的容量可以达到数千倍。在许多基于ARM处理器的系统中，访问外部存储器需要几十甚至几百个内核周期。 cache的技术背景 在最初开发ARM架构时，处理器的时钟速度和内存的访问速度大致相同。今天的处.
armv8 architecture reference manua
最新发布
10-03
ARMv8架构参考手册是由ARM公司发布的一份权威文档，用于详细描述ARMv8架构的技术细节和功能特性。ARMv8是ARM公司设计的一种64位指令集架构（ISA），被广泛应用在现代的处理器中。 该参考手册包含了ARMv8架构的各个方面，包括指令集、内存管理、异常处理、乱序执行等。它为软件开发者、系统设计师和硬件工程师提供了丰富的信息和指导，帮助他们充分理解和利用ARMv8架构的优势。 首先，该手册详细介绍了ARMv8指令集的设计和编码规范。它列出了所有指令的操作码、格式和功能，并提供了指令的精确说明，使开发者可以编写高效的汇编代码。 其次，手册解释了各种内存管理技术和机制，如虚拟内存、TLB和页表。这对于操作系统和虚拟机的开发者来说尤为重要，因为它们需要理解和控制内存的分配、映射和访问。 此外，手册还介绍了ARMv8架构中的异常处理和中断机制。它详细说明了不同类型的异常和中断的处理流程和优先级，以及异常处理程序的编写和调用方法。 最后，手册还讨论了性能优化和乱序执行的相关技术。这对于系统设计师和硬件工程师来说非常重要，因为他们需要了解如何通过调整指令顺序和预测执行路径来提高处理器的性能和效率。 总之，ARMv8架构参考手册是一份重要的技术文档，对于任何与ARMv8架构相关的软件或硬件开发者来说都是必备的参考资料。它提供了全面的理论和实践指导，帮助开发者充分利用ARMv8架构的优势，并优化他们的产品性能。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值