Verilog HDL是一种硬件描述语言，用于数字电路设计，支持并发执行、事件驱动和高级抽象。它被广泛应用于芯片设计、系统级设计、验证、测试和教育领域。Verilog具有模块化、层次化设计的特点，便于代码重用和设计验证。从1984年的初始版本到SystemVerilog，该语言不断演进，成为现代硬件设计的标准之一。
主页： 元存储的博客
全文 2100 字。
文章目录
前言
Verilog HDL（简称 Verilog ）是一种硬件描述语言，用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。
Verilog 继承了 C 语言的多种操作符和结构，与另一种硬件描述语言 VHDL 相比，语法不是很严格，代码更加简洁，更容易上手。
Verilog 不仅定义了语法，还对语法结构都定义了清晰的仿真语义。因此，Verilog 编写的数字模型就能够使用 Verilog 仿真器进行验证。
1. Verilog 简介
最初由Gateway Design Automation公司（后来被Cadence Design Systems收购）的Phil Moorby于1984年创建。
Verilog的发展历史如下：
-
Verilog-1984：Phil Moorby在Gateway Design Automation公司创建了Verilog，并于1985年发布了第一个版本。这个版本仅仅是一个原型系统，并没有广泛应用。
-
Verilog-XL：在1987年，Cadence Design Systems收购了Gateway Design Automation公司，并开始对Verilog进行开发和推广。Cadence推出了Verilog-XL仿真器，使Verilog开始得到更广泛的应用。
-
Verilog-1995
最低0.47元/天 解锁文章
2万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
