目录
一、实验目的
(1)理解总线的概念和作用。
(2)连接运算器与存储器,熟悉计算机的数据通路。
(3)理解微命令与微操作的概念。
二、实验电路
本实验使用的主要元器件:4位算术逻辑运算单元74LS181,8位数据锁存器74LS273,三态输出的总线收发器74LS245,2K×8静态随机存储器6116芯片,时序产生器,与非门、与门等。
时序产生器用于产生四个等间隔时序信号T1、T2、T3和T4。在本虚拟实验系统中,连续发出的一轮T1~T4时序信号对应一个CPU周期。图5-1所示为时序产生器的简单电路连接图,其中,Ts为时钟源输入信号,stop为停止信号,start为开始信号,step为单步运行信号。在step=0时,单击“start”连接的单脉冲按钮,时序信号T1~T4会周而复始地发送出去,时序产生器处于连续运行状态,若此时单击“stop”按钮,发送完此周期时序信号后就会停机。在step=1时,时序产生器处于单步运行状态,即每发送完一个CPU周期时序信号就自动停机。本实验使用的是单步运行方式。

图5-2为数据通路总框图,其中ALU由两片74LS181构成,DR1、DR2和AR 均为一片74LS273,RAM为一片6116芯片,表示三态门74LS245,时序产生器为虚拟实验系统提供的虚拟组件。
其他控制信号如下:
(1)M:选择ALU的运算模式(M=O,算术运算;M=1,逻辑运算)
(2)S3、S2、S1、S0:选择ALU的运算类型。如M=0时,设为1001表示加法运算。