课设笔记2-silvaco仿真mosfet，输出FDSOImosfet器件结构，仿真mosfet的输出特性和转移特性曲线，讨论饱和区漏极电流的影响因素

ya__ge

已于 2025-04-28 02:48:34 修改

阅读量1.6k

点赞数 41

分类专栏： TCAD 半导体器件文章标签：笔记

于 2025-04-24 14:41:18 首次发布

本文链接：https://blog.csdn.net/2401_83484602/article/details/147476115

版权

TCAD 同时被 2 个专栏收录

3 篇文章

订阅专栏

半导体器件

2 篇文章

订阅专栏

一、SOI MOSFET的结构设计，满足以下几点要求：

n沟道SOI MOSFET
沟道长度45 nm
多晶硅栅
栅氧化层/硅界面电荷密度cm3
(选做)判断所生成的SOIMOSFET是否是全耗尽SOI，如果不是，请调整为全耗尽型。

go atlas simflags="-p 8"
mesh space.mult=1.0
x.mesh loc=0.00 spac=0.005
x.mesh loc=0.115 spac=0.005
y.mesh loc=0.00 spac=0.005
#沟道处网格加密
y.mesh loc=0.015 spac=0.005
y.mesh loc=0.02 spac=0.005
y.mesh loc=0.025 spac=0.001
y.mesh loc=0.06 spac=0.005
y.mesh loc=0.1 spac=0.005

#
region num=1 y.min=0 silicon
#
region num=2 x.min=0 y.min=0 y.max=0.025 material=SiO2
#
region number=3 x.min=0.035 x.max=0.08 y.min=0 y.max=0.02 material=Poly
#
region num=4 x.min=0 y.min=0.05 y.max=0.06 material=SiO2
#
region number=5  x.min=0.035  x.max=0.080  y.min=0 y.max=0.015 material=aluminum
#
region number=6  x.min=0.005  x.max=0.025  y.min=0 y.max=0.025 material=aluminum
#
region number=7  x.min=0.090  x.max=0.110  y.min=0 y.max=0.025 material=aluminum


#定义电极
elect reg=5 name=gate 
#x.min=0.035 length=0.045 y.min=-0.005 y.max=-0.005
elect num=2 name=source x.min=0.005  x.max=0.025  y.min=0 y.max=0.025
elect num=3 name=drain x.min=0.090  x.max=0.110  y.min=0 y.max=0.025
electrode bottom name=substrate

doping uniform region=1 p.type conc=2e18
#doping uniform region=1 x.min=0 x.max=0.115 y.min=0.070 y.max=0.100 p.type conc=2e13 
doping uniform region=1 x.min=0.005 x.max=0.035 y.min=0.025 y.max=0.040 n.type conc=1e22
doping uniform region=1 x.min=0.080 x.max=0.110 y.min=0.025 y.max=0.040 n.type conc=1e22

save outf = mosfet.str
#tonyplot mosex.str

开头go atlas simflags="-p 8"定义cpu8核运行atlas，默认是一核

网格定义；①在沟道y=0.025处进行了适当网格加密②y坐标在0.02和0.015处多定义了两处，因为这两处是下文多晶硅和铝的region的边界

region定义；atlas后定义的region会自动覆盖之前的region，所以先定义大的region再定义小的

定义电极；点击定义可以直接指定整块region，也可以定义xy的矩形区域，gate是用前面铝的region定义的，方便后边修改沟道长度

运行上面代码得到·下面的器件结构

这时候可以加几行solve init，给能够让mos工作在线性区或者饱和区的VD和VG，输出该VD和VG电压下面的str文件，tonyplot-contuors里可以看到工作在线性区时候沟道电子浓度。

看到整个SO2埋层上方电子浓度都在cm-3以上，这就算是FDSOI了

如果一开始耗尽区没有展宽到下面的sio2埋层，可以通过调整p衬底掺杂浓度调整耗尽区宽度。对于低频信号，只要VG>VTH沟道反型层形成，耗尽区宽度就一直保持在最大值xd

Faifp的影响几乎忽略，从公式可以看到减小NA可以增大xd。

二、仿真转移特性曲线

转移特性曲线是ID随VG的变化曲线

model mos
#界面电荷 SiO2 和 Si 的接触是不理想的，存在界面态，固定的界面电荷,譬如悬挂键和可动离子
interface qf=1e11
method newton
#求解初始状态
solve init
solve vdrain=0.5
#存储结果
log outf=nmos.log
#设置栅压起始栅压为0 伏最终栅压为1.5伏研究转移特性
solve vgate=0 vstep=0.1 vfinal=1.5 name=gate
output ex.velocity
save outf=nmos.str
log off
#开启电压提取：
extract name="nvt"(xintercept(maxslope(curve(abs(v."gate"),abs(i."drain"))))- abs(ave(v."drain"))/2.0)
tonyplot nmos.log
#quit

定义物理模型：model mos

定义界面电荷：interface qf=1e11

在漏极电压VD=0.5下解VG，从0解到1.5，这里注意VD不能给太大，保证VD在0~VG-VTH的范围内，不然VD>VG-VTH,看不到击穿特性

EXTRACT提取阈值电压：这里是用提取曲线中斜率最大处电压值的方法，作为阈值电压。后面仿真发现这种方法提取阈值电压的值可能会随着解VG的区间和步进有小范围的波动。

得到的转移特性曲线是这样的

提取的阈值电压（可能不是上面这段代码的截图因为截图太多了这个代码的结果找不到了）

提取到的阈值电压是正值，所以器件是增强型。

如果NA掺杂浓度调的很大，S之间D可能会不导通，ID乱跳像下面一样，可能有两个原因

①是VTH会随着NA增大，如果下面solve施加的栅极电压 VG 未同步提高，可能无法达到新的阈值电压，导致沟道无法形成。

②如果扩大了VD解得范围还是这样，说明不是阈值电压太大的原因，这时候适当降低VD就可以仿真出来正常曲线，但是原因还没有找到。可能是因为漏极空间电荷区有关？

工作在饱和区的mos，即使沟道夹断，依然能够导电，是因为随着靠近漏极的沟道越来越细，很多高速的电子冲过来，一部分挤过夹断点进入漏端空间电荷区，然后被漏极正电场高速收集（形成示意图中紫色电流）。所以可能是因为VD太高漏端空间电荷区太宽的原因？

三、仿真输出特性曲线

moefet的输出特性曲线是ID随VD的变化关系

代码

# 使用 CVT 模型分析 MOS
models cvt srh print numcarr=2
solve init
#设置栅极电压
solve vgate=0.5 outf=solve_tmp0_Lhl
solve vgate=1 outf=solve_tmp1_Lhl
solve vgate=2 outf=solve_tmp2_Lhl
solve vgate=2.5 outf=solve_tmp3_Lhl
solve vgate=3 outf=solve_tmp4_Lhl
solve vgate=3.5 outf=solve_tmp5_Lhl
#加载文件和步进 Vd
#设置栅极电压为 solve vgate=0.5 时研究输出特性
load infile=solve_tmp0_Lhl
log outf=nmos1_lhl_0.log
#设置漏极电压起始电压为 0 伏最终电压为1后续同样设置
solve name=drain vdrain=0 vfinal=2 vstep=0.1
#设置栅极电压为 solve vgate=1 时研究输出特性
load infile=solve_tmp1_Lhl
log outf=nmos1_lhl_1.log
solve name=drain vdrain=0 vfinal=2 vstep=0.1
#设置栅极电压为 solve vgate=1.5 时研究输出特性
load infile=solve_tmp2_Lhl
log outf=nmos1_lhl_2.log
solve name=drain vdrain=0 vfinal=2 vstep=0.1
#设置栅极电压为 solve vgate=2 时研究输出特性
load infile=solve_tmp3_Lhl
log outf=nmos1_lhl_3.log
solve name=drain vdrain=0 vfinal=2 vstep=0.1
#设置栅极电压为 solve vgate=2.5 时研究输出特性
load infile=solve_tmp4_Lhl
log outf=nmos1_lhl_4.log
solve name=drain vdrain=0 vfinal=2 vstep=0.1
#设置栅极电压为 solve vgate=3.0 时研究输出特性
load infile=solve_tmp5_Lhl
log outf=nmos1_lhl_5.log
solve name=drain vdrain=0 vfinal=2 vstep=0.1
tonyplot -overlay -st nmos1_lhl_0.log nmos1_lhl_1.log nmos1_lhl_2.log nmos1_lhl_3.log nmos1_lhl_4.log nmos1_lhl_5.log
quit

用CVT模型分析，（这个模型定义找的别人代码改的，改成mos模型也可以）

先给不同栅极电压保存到master结构文件，再在不同的栅压下步进解VG，tonyplot-overlay在一张图里，得到下面的输出特性曲线：