- 博客(30)
- 收藏
- 关注
RSS订阅原创 FPGA设计开发（基础课题）：74LS160计数器芯片设计
计数器是最常用的寄存器逻辑电路，从微处理器的地址发生器到频率计都需要用到计数器。一般计数器可以分为两类：加法计数器和减法计数器。加法计数器每来一个脉冲计数值加1；减法计数器每来一个脉冲计数值减1。本文将通过模仿中规模集成电路74LS160的功能，用HDL语言设计一个十进制可预置计数器。74LS160输入输出情况：共有一个时钟输入端CLK，一个清除输入端CLR，两个计数允许信号P和T，4个可预置数据输入端D、C、B、A，一个置位允许端LOAD，4个计数输出端QD、QC、QB、QA，一个进位输出端RC。
2023-05-10 15:53:33
9886
1
原创 FPGA设计开发（基础课题）：七段数码管设计
七段数码管分共阳极与共阴极两种。共阳极数码管其工作特点是，当笔段电极接低电平，公共阳极接高电平时，相应笔段可以发光。共阴极数码管则与之相反，它是将发光二极管的阴极短接后作为公共阴极，当驱动信号为高电平、公共阴极接低电平时，才能发光。
2023-04-21 18:08:03
4898
2
原创 FPGA设计开发（基础课题）：分频器设计
分频器与计数器类似，也是要对时钟脉冲进行计数，但其输出的不是对时钟脉冲个数的计数值，而是其频率与时钟的频率成固定比例关系的脉冲信号。整数分频是所有分频器中最简单，最容易实现的。我们只需要通过计数器计数就完全可以实现。如整数N分频，就可以通过待分频的时钟触发计数器计数当计数从0计数到N/2-1时，输出时钟进行反转，并使计数器在下一个时钟从0开始重新计数，如此循环就可以实现任意的等占空比或占空比近似为50%的整数分频。图2-12就是一个占空比为50%的6分频器的仿真波形。
2023-04-21 18:01:25
2701
原创 FPGA设计开发（基础课题）：七人表决器设计
用七个开关作为表决器的7个输入变量，输入变量为逻辑“1”时表示表决者“赞同”；输入变量为逻辑“0”时，表示表决者“不赞同”。输出逻辑“1”时，表示表决“通过”；输出逻辑“0”时，表示表决“不通过”。当表决器的七个输入变量中有4个以上（含4个）为“1”时，则表决器输出为“1”；否则为“0”。
2023-04-21 17:54:06
6119
1
原创 数字集成电路后端（Innovus）开发设计
对数字芯片进行：1、平面规划设计（Floorplanning the Design）；2、电源路径设计（Routing Power with Special Route）；3、使用Early Global Router分析路径（布线）可行性（Analyzing Route Feasibility with the Early Global Router）。
2023-03-25 20:52:30
7568
1
原创 自旋电子学材料与器件学习结课记录（论文）
自旋电子学是凝聚态领域的一个新型交叉学科，具有广阔的应用前景。它的研究将成为本世纪信息产业的基础，对未来的电子工业发展将起到举足轻重的作用：它不仅利用电荷，而且需利用电子的自旋特性，通过操纵电子自旋来进行信息处理。随着电子器件的尺寸越做越小，自旋在很多方面要比电荷更优越，而了基于巨磁电阻材料和隧穿磁电阻材料等自旋电子学材料的自旋电子学器件，其应用在计算机信息产业中已取得了巨大的成绩。
2022-12-06 21:21:32
2004
原创 模拟集成电路设计：Bandgap电路设计及版图实现
通过这次模拟集成电路设计，可以了解并掌握了整个Bandgap电路的电路原理图设计、直流仿真、频率与噪声分析、可靠性设计、版图设计和验证过程，以及后仿真验证过程。集成电路Bandgap设计目标：提供稳定的电压基准：具有一定的绝对精度(例如3%,5%)、温漂系数小(例如20ppm)；尽可能大的电源电压范围；尽可能小的静态工作电流；尽可能大的PSRR；尽可能小的输出分布范围和Noise (Flick noise)；具有可靠的启动电路；尽可能小的面积。
2022-12-03 18:48:25
32108
12
原创 数字集成电路及其版图设计：带有预置数功能的8位二进制加减计数器设计及版图实现
用Verilog HDL语言设计一个带有预置数功能的8位二进制加减计数器。电路包括一个时钟输入端clk，一个异步清除输入端clr，一个同步预置位控制输入load，1个8位预置数据输入端d[7:0]，一个加减控制输入端updown，1个8位计数输出端q[7:0]，一个进位输出端rc。此次任务是利用数字集成电路的设计方法进行N位二进制加法/减法/加减计数器的电路设计及版图实现。
2022-12-03 15:10:43
7828
原创 一种以STC89C51为核心控制器的积水清除与利用装置解决方案
在天气干燥时，花园里的植物可能因得不到及时的浇水而枯死；在下暴雨时，也可能因降雨过多涝死。为避免此类问题，本文研究了积水清除器。本设计用温度、湿度传感器实现对温度、湿度的检测,用超声波实现对水位的检测，通过AD转换模块转换成数字信号,再运用单片机进行数据的分析和处理,为显示和报警电路提供信号,实现对水位过高时蜂鸣器报警、抽水和湿度过低的浇水。当天气炎热干燥时，单片机控制水泵进行浇水；下暴雨或产生积水时，单片机控制水泵进行抽水并储存到容器里加以利用。因其具有电路结构简单、操作简便、可靠性高、程序简短、工作稳定
2022-07-17 19:42:22
2178
1
原创 使用Silvaco设计构建NMOS晶体管、PNP、NPN双极型晶体管并提取各项工艺及器件参数：半导体器件和工艺模拟
使用SILVACO软件设计一个NMOS管，要求沟道长度不小于0.8微米，阈值电压在-0.5v 至 1V之间，要说明在工艺中如何调整阈值电压并在模拟结果中有所体现。工艺模拟过程要求提取S/D结结深、阈值电压、沟道表面掺杂浓度、S/D区薄层电阻等参数。进行器件模拟，要求得到NMOS输出特性曲线族以及特定漏极电压下的转移特性曲线，并从中提取MOS管的阈值电压和值。分析各关键工艺步骤对器件性能的影响。
2022-07-02 15:17:25
18332
2
原创 半导体器件和工艺模拟：使用Silvaco设计构建PNP与NPN型BJT双极晶体管并分析特性
使用Silvaco设计构建PNP与NPN型BJT双极晶体管并分析特性**第一步：**使用SILVACO软件设计一个PNP管，进行相应的工艺模拟与器件模拟，要求输出Gummel曲线及IC——VCE特性曲线，并调整相关参数，观察并分析各关键工艺步骤对晶体管性能的影响。一、用工艺软件ATHENA制作的PNP基本结构：二、PNP型三极管Gummel曲线：三、PNP型三极管共射极输出特性曲线：四、特性分析：由图可知，PNP型三极管基极导通电压Vbe约为-0.1V......
2022-07-02 05:37:16
9425
1
原创 半导体器件和工艺模拟：使用Silvaco设计构建NMOS并提取各项工艺及器件参数
1.用Anthena构建一个NMOS管，要求沟道长度不小于0.8微米，阈值电压在-0.5v 至 1V之间，要说明在工艺中如何调整阈值电压并在模拟结果中有所体现。2.工艺模拟过程要求提取S/D结结深、阈值电压、沟道表面掺杂浓度、S/D区薄层电阻等参数。3.进行器件模拟，要求得到NMOS输出特性曲线族以及特定漏极电压下的转移特性曲线，并从中提取MOS管的阈值电压和β值。4.分析各关键工艺步骤对器件性能的影响。
2022-07-02 02:42:19
23017
22
原创 集成电路CAD设计：芯片焊盘及版图布局设计
一、实验目的：1、掌握Cadence Virtuoso快捷键技巧，学会使用Cadence进行原理图设计、版图设计、原理图仿真。2.实验使用AMI 0.6u C5N工艺，了解NCSU Cadence设计套件（NCSU_Analog_Parts库）的使用，学会使用自行设计的元件设计功能型器件。3.实现芯片焊盘及版图布局设计。二、实验步骤：其中各元件与焊盘、VDD和GND的金属层具体连接如下：上图为环形振荡器输出端版图连接方式。上图为二输入与非门版图连接方式。上图为反相器版图连接方式。上图为NMOS版图连接方
2022-06-02 12:00:00
5854
原创 集成电路CAD设计：CMOS 环形振荡器设计与仿真
目的：1、掌握Cadence Virtuoso快捷键技巧，学会使用Cadence进行原理图设计、版图设计、原理图仿真。1、设计原理：环形振荡器的结构必须是一串奇数个串联连接的反相器(Invertor)构成一个闭环回路，最后一个输出恰好接上最初的输入。例如：初始触发的时候给“1”，最后输出就是“0”，也就意味着第二个周期输入自然也就是“0”。在第二个周期里输出又变成“1”。如此，就实现了“0”和“1”的固定频率交替振荡输出。
2022-06-02 11:00:00
16213
15
原创 集成电路CAD课程实验报告：二输入与非门电路设计、版图设计与仿真
一、实验目的：1、掌握Cadence Virtuoso快捷键技巧，学会使用Cadence进行原理图设计、版图设计、原理图仿真。上图为二输入与非门原理图。上图为二输入与非门的Symbol绘制结果。上图为二输入与非门 Symbol仿真用原理图。上图为二输入与非门 Symbol原理图仿真结果。上图为二输入与非门版图绘制结果。上图为二输入与非门版图抽取视图结果。上图为二输入与非门版图及原理图匹配成功后LVS的Output结果。（显示“The net-lists match.”）上图为实验最后设置二输入与非门 Sym
2022-06-02 10:00:00
18921
12
原创 集成电路CAD课程实验报告：反相器电路设计、版图设计与仿真
一、实验目的：1、掌握Cadence Virtuoso快捷键技巧，学会使用Cadence进行原理图设计、版图设计、原理图仿真。上图为反相器原理图。上图为反相器的Symbol绘制结果。上图为反相器 Symbol仿真用原理图。上图为反相器 Symbol原理图仿真结果。上图为反相器版图绘制结果。上图为反相器版图抽取视图结果。上图为反相器版图及原理图匹配成功后LVS的Output结果。（显示“The net-lists match.”）上图为实验最后设置反相器 Symbol原理图仿真环境Switch View Li
2022-06-02 09:00:00
8408
原创 集成电路CAD课程实验报告：PMOS和NMOS管的版图设计与IV特性仿真
一、实验目的：1、掌握Cadence Virtuoso快捷键技巧，学会使用Cadence进行原理图设计、版图设计、原理图仿真。上图为PMOS原理图。上图为PMOS的Symbol绘制结果。上图为NMOS原理图（NMOS属性中Cell Name为“nmos4”）。上图为NMOS的Symbol绘制结果。上图为PMOS Symbol仿真用原理图。上图为PMOS Symbol原理图仿真结果。上图为NMOS Symbol仿真用原理图。上图为NMOS Symbol原理图仿真结果。上图为PMOS版图绘制结果。上图为NMOS
2022-06-02 08:00:00
8665
原创 集成电路CAD课程实验报告：电阻分压器版图设计与仿真
一、实验目的：1、掌握Cadence Virtuoso快捷键技巧，学会使用Cadence进行原理图设计、版图设计、原理图仿真。上图为仿真用原理图。上图为原理图仿真结果。上图为添加引脚后电阻分压器原理图。上图为电阻分压器Symbol绘制结果。上图为N阱-10KΩ电阻版图绘制结果。上图为电阻分压器版图绘制结果。上图为N阱-10KΩ电阻版图抽取视图结果。上图为电阻分压器版图抽取视图结果。上图为电阻分压器版图及原理图修改引脚I/O情况后LVS结果。上图为电阻分压器原理图匹配版图抽取视图最终LVS成功（The net
2022-06-02 07:00:00
2605
1
原创 数字系统设计(FPGA)课程设计： 多功能数字钟
一、设计内容：实现多功能数字钟，具备下列功能：1、数字钟：能计时，实现小时、分钟、秒的显示；2、数字跑表：精度至0.01秒 比如显示12.97秒；3、闹钟: 可以设定闹钟，用试验箱上的蜂鸣器作为闹铃；4、调时：可以对时间进行设定；5、日期设定：能设定日期并显示当前日期；6、除调时状态，其他状态均不应影响系统计时。
2022-06-02 02:03:18
28061
24
原创 低频声音功率放大器电子设计报告
低频声音功率放大器是音响系统中最基本的设备，它可以是把来自信号源的微弱电信号进行放大，驱动扬声器发出声音。此放大器基于LM386设计，该芯片由美国国家半导体公司生产，且因为该运放工作电压范围宽，特别适用于电池供电的场合。该装置的一般设计理念是：当负载一定时，希望输出的功率尽可能大，输出的信号的非线性失真尽可能小，效率尽可能高。而本次低频声音功率放大器设计要求为输入耳机声音，手机的耳机信号，或者麦克风信号，输出为喇叭信号，且声音不失真，音量可以手动调。经测试，本装置具有良好性能，能实现题目要求的功能。关
2022-06-02 01:58:41
5191
1
数字系统设计(FPGA)：多功能数字钟工程文件
2022-11-28
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人