硬件基础知识——PCB叠层设计，硬件工程师必看

导语：PCB，英文全称Printed Circuit Board，中文全称印刷电路板，这是一种由绝缘材料和导体铜箔叠在一起压合制成的类似“三明治结构”的板，而“三明治”的组成结构设计，就是我们常说的叠层设计。一块电路板的叠层设计，决定着单板的成本，性能。作为硬件工程师，设计叠层是一项必备技能。本文将尽可能详细讲解PCB叠层设计，希望对硬件设计的同学有所帮助。

一、PCB叠层初印象

首先，一块PCB，它是多层结构的，而层数只能是偶数层，比如2层，4层，复杂的单板层数会达到20层、22层甚至更多层数，并且这些多层单板是呈现对称结构的，后面会讲到对称结构的具体含义。而这个“层”的概念，指的是导电层，导电层的材料就是我们熟知的铜箔，起到导通信号的作用。以最简单的2层板为例，它有2个导电层，TOP层和BOTTOM层，这两个导电层中间通过绝缘材料隔离开。由此我们就有了叠层的初级印象，这些导电层和绝缘材料，就像一块三明治，面包中间夹火腿，一层一层的就叠起来了。

二、PCB叠层的三大组成要素

PCB叠层是由3部分叠在一起压合制成，分别是Core，Prepreg（半固态片，简称PP）和铜箔。

Core：也叫芯板，Core是一个基本单元，Core的两面都铺有铜箔，可作为信号层、电源层、地层等导电层，Core的上、下表层之间填充的是固态材料。

Prepreg： 半固态片，简称PP。PP是一种介电材料，PP的表面不铺铜箔，在PCB中起到填充作用，夹在两个Core之间或Core与铜箔之间，通常被称为粘合材料，它可以粘合两个Core板或一个Core板和铜箔。PP的材质是半固态的树脂材料和玻璃纤维组成，因此比固态的Core略软一些。

铜箔： Copper，是PCB叠层里的唯一导电材料，用来形成PCB的线路。设计好的电路PCB图纸，要把每一个布线层的走线图纸通过显影技术将图案印在一张完整平面的铜箔上，然后再通过刻蚀技术，把不需要的铜箔腐蚀掉，留下真正需要的走线，最后再把这一张张铜箔或Core板，用PP粘合，再压合在一起形成完整的PCB。 如下图所示一个4层板PCB的典型叠层结构。

关于叠层都是镜像对称结构的说明：以上图所示的4层板结构为例，要求叠层以CORE板为对称轴上下对称。包括铜箔类型，厚度，PP类型、厚度，都要对称一致。比如L1和L4的铜箔类型和厚度要一样，L2和L3一样。更高要求的电路板，对信号层，电源层，地层的分配也要对称设置。

三、PCB叠层如何设计 

3.1 PCB叠层设计，主要确定以下几点：

• 单板总层数，还要确定信号层、电源层、地层的层数分配
• 单板厚度
• 单端信号和差分信号的目标阻抗
• PCB的介电常数Er 

1）单板层数

 在PCB设计初期，需要根据单板尺寸，单板规模，如信号数目、电源种类等，以及EMC的要求粗略估计单板的信号层、电源层、地层的数目，从而获得单板的总层数。总层数越高，布线越方便，EMC性能越好，但成本也会相应增加，因此总层数的确定是一个系统权衡的过程。一般在PCB的设计过程中，首先需要进行布局设计，布局完成后，根据PCB上管脚芯片的摆放位置，打开PCB设计软件的飞线功显示功能，可以粗略估计这些关键器件之间的信号密度，以便对信号层的数目进行评估。在确定信号层的数目后，根据电源的种类、信号层隔离的要求等，可以评估所需电源层、地层的数目。

2）单板厚度

在一些机框式产品中，单板沿导轨插入机框，因此单板厚度与导轨宽度有关，同时单板的厚度还取决于总层数等因素。例如，14层以内的单板厚度可以选择为1.6mm，而16层以上的单板厚度需要在2mm以上，否则层数太多而厚度要求又小，这样的电路板可能是无法制作的。在一些特殊设计中，受限于轨道宽度，而单板总层数又无法减少导致板子厚度不能减少，这种情况下可以采用削边的方式，将单板与导轨接触的区域削薄，而单板总层数和厚度仍然保持不变，从而，既满足了单板的层数，又可顺利插入机框。在这种设计中，需注意削边的区域不得有信号线。

3）目标阻抗

从信号完整性考虑，要求在信号传输路径上实现阻抗的匹配。阻抗匹配一般分为单端信号和差分信号的匹配。常规的单端信号对地阻抗为50Ω，差分信号间阻抗为100Ω。而这个阻抗要求也有误差范围，要求不高的一般为±10%的误差，要求高的可能是±8%甚至更严格。在设计PCB叠层时，工程师要根据目标阻抗的设计要求，设计线宽、线距（差分线），然后把这个目标阻抗以及设计线宽、线距的数据发给PCB板厂，板厂根据数据、以及实际板材的性能参数，对线宽、线距进行微调，从而制作出符合设计要求的PCB。

4）PCB材质的选择

PCB材质选择，主要考虑两个数值，一个是介电常数，一个是材质正切值。（1）介电常数是表征电磁场在特定材质中导通能力的参数，介电常数越大，则电磁场在该材质中导通的能力越强。介电常数一般采用相对介电常数Er，Er的定义是材质介电常数与真空介电常数的比值。真空中Er=1，而常用的FR4板材的Er取值一般在3.5~4.5之间，即电磁场在FR4中的导通能力比真空强，这也是高速电路在工作时，电磁场仍主要集中在PCB范围内的原因。在PCB设计中，所选材质Er的值，对信号完整性有很大影响。Er越高，高频信号越容易通过，即高频的损耗越大。常见的FR4的Er参数取值在4.2~4.3，而在高速板的设计中，为了减小高频损耗，往往取FR4的Er值为3.5~3.8。注意，FR4的定义并不是一种具体材料的名称，而是一种材料等级，不同基材供应商的FR4等级的板材名称不同，常见的有联茂 IT-180ATC，EMC EM-827，生益 S1000-2M，等等。（2）材质正切值。材质正切值tanδ也称为材质损耗正切值，与Er相同，它也是一个与信号完整性相关的参数。tanδ等于流经材质的损耗能量与流经材质的无损能量的比值，tanδ越大，则信号的损耗越大。与Er不同,tanδ的值基本不随频率而变化。在高速电路设计中，应尽量选择Er和tanδ值小的材质，当然Er和tanδ越小，PCB的成本也越高。

3.2 叠层结构与阻抗设计的流程

在确定3.1节的几项先决参数后，开始叠层结构的设计 。叠层结构设计的目标是确定以下几项参数：

①信号层、电源层、地层的排列

②信号层、电源层、地层以及填充层的厚度

③在信号层上，单端信号的线宽，差分对信号的线宽以及对内信号线的间距

1） 信号层、电源层、地层的排列

信号层、电源层、地层的排列，对信号完整性有很大的影响。一般来说，与完整的地层平面紧密相邻的信号层信号完整性最好，与电源层相邻的信号层，如果电源层是完整的平面，也可获得较好的信号完整性，但若电源种类不止一种，则电源层需要分割成多块，不完整的参考平面会导致信号回流路径不通畅，对信号完整性存在一定影响。一般表层信号层不走长距离的线，仅走短线，需要长距离走线则可通过芯片管脚在表层扇出到合适的位置，打孔将信号线走到信号完整性较好的内层。下图举例两种不同的六层板叠层结构。

2）线宽与层厚

线宽与层厚是觉得信号阻抗的两个关键因素。可以用传输线的特性阻抗的概念来理解这个含义。 

信号的阻抗可以用Polar Instruments公司开发的Ploar Si6000等工具来计算。为获得某一特定的目标阻抗，信号线宽与信号所在层距离其相邻参考层（一般为地层）的间距成正比，信号线越宽，信号层与参考层之间的距离越大（即层的厚度越大） 。在一些走线密集的地方，无法走出特别粗的线，这个时候就要调整层厚来保证目标阻抗要求。

四、总结

以上就是PCB叠层设计的基础知识，一个好的PCB叠层设计关系着单板质量，是一个硬件产品成功的关健因素之一，也是硬件工程师必备技能。