HNU-2023电路与电子学-实验3

已于 2024-09-09 13:00:18 修改
阅读量1.2k 收藏 25
点赞数 34
分类专栏： HNU-2023电路与电子学 文章标签： 笔记 经验分享
于 2024-09-08 14:04:39 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/2403_85944944/article/details/142025534
版权

一、实验目的

1.了解简易模型机的内部结构和工作原理。

2.分析模型机的功能，设计 8 重 3-1 多路复用器。

3.分析模型机的功能，设计 8 重 2-1 多路复用器。

4.分析模型机的工作原理，设计模型机控制信号产生逻辑。

二、实验内容

1.用 VERILOG 语言设计模型机的 8 重 3-1 多路复用器；

2.用 VERILOG 语言设计模型机的 8 重 2-1 多路复用器；

3.用 VERILOG 语言设计模型机的控制信号产生逻辑。

三、实验过程

1、8 重 3-1 多路复用器

A）创建工程（选择的芯片为 family=Cyclone II；name=EP2C5T144C8）

在这里插入图片描述

B) 编写源代码

module mux3_1(a,b,c,s,y);
input [7:0]a,b,c;
input [1:0]s;
output reg[7:0]y;
always @(*)
begin
if(s==2'b01) y<=b;
else if(s==2'b10) y<=c;
else y<=a;
end
endmodule

C) 编译与调试（包含编译调试过程中的错误、警告信息以及资源消耗）

调试过程无错误

在这里插入图片描述

图示为警告信息

在这里插入图片描述

图示为资源消耗

D) RTL 视图

在这里插入图片描述

视图分析及结论：

视图分析：

通过观察 RTL 视图可知：左侧为输入，右侧为输入，电路中有很多的元器件进行连接，如：比较器（输入相等输出 1，输入不相等输入 0）等，以及含有多路复用器 mux2_1，输入信号包括控制信号 s 以及 8 位数字信号 a、b、c，输出信号为 s 对 a、b、c 信号的选择，各个输出端口以及输入端口由导线相连接。

结论：

一个功能的实现需要多重门的处理，Verilog 中简单的代码对应的实际元件内部的结构原理十分复杂。

E) 功能仿真波形

在这里插入图片描述

结果分析及结论：

结果分析：

功能仿真是指不考虑器件延时和布线延时的理想情况下对源代码进行逻辑功能的验证。由仿真波形可得，对于输入状态的变化，输出结果实时变化，没有延迟，其结果与电路设计的真值表的结果相对应。

当 s=00 或者 11 时，输出 t=a;

当 s=01 时，输出 y=b；当 s=10 时，输出 y=c；

结论：

功能仿真操作简单，能体现和验证实验的功能，但忽略延迟的影响会使结果与实际结果有一定误

差。

F) 时序仿真波形

在这里插入图片描述

结果分析及结论：

结果分析：

时序仿真是指在布线后进行，是最接近真实器件运行的仿真，它与特定的器件有关，又包含了器件和布线的延时信息。由波形可得，当输入状态发生改变时，输出结果并未同时改变，而是有一定延迟，同时由于输入状态的改变，导致电路出现“冒险”，导致输出结果并未与预期结果相同。

结论：

1、时序仿真可以用来验证程序在目标器件中的时序关系。同时考虑了器件的延迟后，其输出结果跟接近实际情况，但是考虑的情况过多，不容易操作，容易产生错误。

2、时序仿真不 仅反应出输出和输入的逻辑关系，同时还计算了时间的延时信息，是与实际系统更接近的一种仿真结果。不过，要注意的是，这个时间延时是仿真软件“估算”出来的。

G) 时序分析

操作方法是：编译后，在 compilation report 中选择【timing analysis】-【summary】和【tpd】

在这里插入图片描述

在这里插入图片描述

结果分析及结论：

结果分析：

1、由图可得，Timing Analyzer Summmary 总结所有经典定时分析的结果，并报告每个定时特性的最坏情况定时。比如从 c[7]到 y[7] 的最坏定时情况的 tpd 为 13.711ns。下面的 tpd 报告表则给出了源节点和目标节点之间的 tpd 延迟时间，比如第五行中 a[2]到 y[2]的 tpd 为 13.132ns。

结论：

实际连接图中个元器件连接之间是存在时间延迟的，而且不同的元器件之间的时间延迟也不相同。

2、8 重 2-1 多路复用器

A）创建工程（选择的芯片为 family=Cyclone II；name=EP2C5T144C8）

在这里插入图片描述

B) 编写源代码

module mux2_1(a,b,s,y);
input [7:0]a,b;
input s;
output reg[7:0] y;
always @(*)
begin
if(s==1'b0)y<=a;
else if(s==1'b1)y<=b;
end
endmodule

C) 编译与调试（包含编译调试过程中的错误、警告信息以及资源消耗）

调试过程无错误

在这里插入图片描述

图示为警告信息

在这里插入图片描述

图示为资源消耗

D) RTL 视图

在这里插入图片描述

结果分析及结论：

视图分析：

通过观察 RTL 视图可知：左侧为输入，右侧为输入，电路中有很多的元器件进行连接，如：含有多路复用器，输入信号包括控制信号 s 以及 8 位数字信号 a、b，输出信号为 s 对 a、b 信号的选择，各个输出端口以及输入端口由导线相连接。

结论：

一个功能的实现需要多重门的处理，Verilog 中简单的代码对应的实际元件内部的结构原理十分复杂。

E) 功能仿真波形

在这里插入图片描述

结果分析及结论：

结果分析：

功能仿真是指不考虑器件延时和布线延时的理想情况下对源代码进行逻辑功能的验证。由仿真波形可得，对于输入状态的变化，输出结果实时变化，没有延迟，其结果与电路设计的真值表的结果相对应。

当 s=0 时，输出 t=a;

当 s=1 时，输出 y=b；

结论：

功能仿真操作简单，能体现和验证实验的功能，但忽略延迟的影响会使结果与实际结果有一定误差。

F) 时序仿真波形

在这里插入图片描述

结果分析及结论：

结果分析：

时序仿真是指在布线后进行，是最接近真实器件运行的仿真，它与特定的器件有关，又包含了器

件和布线的延时信息。由波形可得，当输入状态发生改变时，输出结果并未同时改变，而是有一定延迟，同时由于输入状态的改变，导致电路出现“冒险”，导致输出结果并未与预期结果相同。

结论：

1、时序仿真可以用来验证程序在目标器件中的时序关系。同时考虑了器件的延迟后，其输出结果跟接近实际情况，但是考虑的情况过多，不容易操作，容易产生错误。

2、时序仿真不 仅反应出输出和输入的逻辑关系，同时还计算了时间的延时信息，是与实际系统更接近的一种仿真结果。不过，要注意的是，这个时间延时是仿真软件“估算”出来的。

G) 时序分析

在这里插入图片描述

在这里插入图片描述

结果分析及结论：

结果分析：

由图可得，Timing Analyzer Summmary 总结所有经典定时分析的结果，并报告每个定时特性的最坏情况定时。比如从 s 到 y[6] 的最坏定时情况的 tpd 为 15.022ns。下面的 tpd 报告表则给出了源节点和目标节点之间的 tpd 延迟时间，比如第五行中 b[6]到 y[6]的 tpd 为 13.864ns。

结论：

实际连接图中个元器件连接之间是存在时间延迟的，而且不同的元器件之间的时间延迟也不相同。

3、控制信号产生逻辑

A）创建工程（选择的芯片为 family=Cyclone II；name=EP2C5T144C8）

在这里插入图片描述

B) 编写源代码

module con_signal(mova,movb,movd,movc,add,sub,jmp,jg,g,in1,out1,movi,halt,ir,sm,sm_en,ir_ld,ram_re,ram_wr,pc_ld,pc_in,reg_sr,reg_dr,reg_we,s,au_en,au_ac,gf_en,in_en,out_en,mux_s);
input mova,movb,movc,movd,add,sub,jmp,sm,jg,g,in1,out1,movi,halt;
input [7:0]ir;
output reg sm_en,ram_re,ir_ld,pc_in,ram_wr,pc_ld,reg_we,gf_en,in_en,out_en,mux_s,au_en;
output reg [1:0]reg_sr,reg_dr,s;
output reg [3:0]au_ac;
always @(*)
	begin
	au_en=mova | movb | add | out1 | sub;
	sm_en=~halt;
	ir_ld=~sm;
	ram_re=(~sm) | movc | movi;
	ram_wr=movb;
	gf_en=sub;
	pc_ld=jmp | (jg & g);
	pc_in=movi | (~sm);
	reg_we=movi | mova | movc | movd | sub | add | in1;
	in_en=in1;
	reg_dr=ir[3:2];
	out_en=out1;
	reg_sr=ir[1:0];
	if(movb) s=2'b10;
	else if(movc) s=2'b01;
	au_ac=ir[7:4];
	mux_s=mova | movb |movi | add | sub | in1;
	end
endmodule

C) 编译与调试（包含编译调试过程中的错误、警告信息以及资源消耗）

调试过程无错误

在这里插入图片描述

图示为警告信息

在这里插入图片描述

图示为资源消耗

D) RTL 视图

在这里插入图片描述

结果分析及结论：

视图分析：

通过观察 RTL 视图可知：左侧为输入，右侧为输入，电路中有很多的元器件进行连接，如：与或门等，输入信号包括 mova,movb,movc,movd,add,sub,jmp,sm,jg,g,in1,out1,movi,halt 以及指令码 ir，输出信号为 sm_en、ram_re、ir_ld 等图示模型机执行的十六个相应的信号。

结论：

一个功能的实现需要多重门的处理，Verilog 中简单的代码对应的实际元件内部的结构原理十分复杂。

E) 功能仿真波形

在这里插入图片描述

结果分析及结论：（以下输出均为高电平有效）

  1. 指令码 ir 为 10100111 时，au_ac=1010，reg_dr=01，reg_sr=11；

  2. mova 指令执行时，sm_en 输出为 1，au_en 输出为 1，mux_s 输出为 1，reg_we 输出为 1；

  3. movb 指令执行时，sm_en 输出为 1，ram_wr 输出为 1，au_en 输出为 1，mux_s 输出为 1；

  4. movc 指令执行时，sm_en 输出为 1，ram_re 输出为 1，reg_we 输出为 1；

  5. movd 指令执行时，sm_en 输出为 1，reg_we 输出为 1；

  6. add 指令执行时，sm_en 输出为 1，au_en 输出为 1，mux_s 输出为 1，reg_we 输出为 1；

  7. sub 指令执行时，sm_en 输出为 1，au_en 输出为 1，gf_en 输出为 1，mux_s 输出为 1，reg_we输出为 1；

  8. jmp 指令执行时，sm_en 输出为 1,pc_ld 输出为 1；

  9. sm 指令为 1 时，表示为指令执行阶段，指令可以正常执行；sm 指令为 0 时表示取指阶段，此时 in_pc、ram_re、id_ir、sm_en 输出为 1；

  10. jg 指令执行时，sm_en 输出为 1，au_en 输出为 1；

  11. 当 g 与 jg 指令共同执行时，pc_ld 输出为 1；

  12. 当 in1 指令执行时，sm_en 输出为 1，in_en 输出为 1，mux_s 输出为 1，reg_we 输出为 1；

  13. 当 out1 指令执行时，sm_en 输出为 1，au_en、out_en 输出为 1，mux_s 输出为 1，reg_we输出为 1；

  14. 当 movi 指令执行时，sm_en 输出为 1，pc_in 输出为 1，ram_re 输出为 1，mux_s 输出为1，reg_we 输出为 1;

  15. 当 halt 指令执行时，sm_en 输出为 0，sm 不反转，无法进行下一轮取指操作，指令机停机。

F) 时序仿真波形

结果分析及结论：

结果分析：

时序仿真是指在布线后进行，是最接近真实器件运行的仿真，它与特定的器件有关，又包含了器件和布线的延时信息。由波形可得，当输入状态发生改变时，输出结果并未同时改变，而是有一定延迟，同时由于输入状态的改变，导致电路出现“冒险”，导致输出结果并未与预期结果相同。结论：

1、时序仿真可以用来验证程序在目标器件中的时序关系。同时考虑了器件的延迟后，其输出结果跟接近实际情况，但是考虑的情况过多，不容易操作，容易产生错误。

2、时序仿真不 仅反应出输出和输入的逻辑关系，同时还计算了时间的延时信息，是与实际系统更接近的一种仿真结果。不过，要注意的是，这个时间延时是仿真软件“估算”出来的。

G) 时序分析

在这里插入图片描述

在这里插入图片描述

结果分析及结论：

结果分析：

由图可得，Timing Analyzer Summmary 总结所有经典定时分析的结果，并报告每个定时特性的最坏情况定时。比如从 add 到 mux_s 的最坏定时情况的 tpd 为 13.245ns。下面的 tpd 报告表则给出了源节点和目标节点之间的 tpd 延迟时间，比如第六行中 mova 到 au_en 的 tpd 为12.731ns。

结论：

实际连接图中个元器件连接之间是存在时间延迟的，而且不同的元器件之间的时间延迟也不相同。

四、思考题

1、任选一条指令，介绍指令的过程、信息流动的情况以及执行时控制信号的值。

答：选择 mova 指令，根据控制信号 SR1、SR0（即指令码 ir 的最后两位）将源寄存器 Rs的数据从通用寄存器 S 口输出，在 AC3～AC0 和 AU_EN 的控制下，经 AU 送入总线BUS，BUS 上的数据传送至通用寄存器的输入端；在 WE 和DR1、DR0 的控制下，时钟下降沿将输入端的数据写入目的寄存器 Rd。执行时sm_en、au_en、mux_s、reg_we 为 1，其他信号为 0。

2、如何产生正确的控制信号以及具体的编程实现？

答：应该去分析每一个控制信号在不同指令输入下的状态，使用逻辑函数进行分析得出最后的表达式，从而在 Quartus 中使用 Verilog 语言实现。

五、实验总结、必得体会及建议

1、从需要掌握的理论、遇到的困难、解决的办法以及经验教训等方面进行总结。

答：本实验需要掌握不同指令输入下各控制信号的状态以及信号在模型机中的流动情况，同时还需要了解模型机各部件的工作原理，在这次实验中我遇上的最大的问题就是不太会使用时序仿真对代码进行模拟，经过老师的耐心解答最终我顺利解决了这个问题并顺利完成了各板块的模拟，在经验教训方面，应该多使用功能仿真去对我们的代码功能进行检验，同时使用时序仿真则可以让我们直观地看见电路实际的输出情况，便于我们深层次的理解。

Autumnshines
关注
  • 34
    点赞
  • 踩
  • 25
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
HNU-2023电路与电子学-实验4
2403_85944944的博客
09-09 1166
答：需要掌握的理论：需要了解模型机中 ir、pc、通用寄存器组、sm、psw 以及寄存器 ram的基本结构和功能，需要掌握 quartus 的使用以及使用 Verilog 语言进行程序的编写，以及使用 quaartus 进行电路设计。遇到的困难：本次实验中 ram 的设计与先前多个实验不同，不是通过 Verilog 语言实现的，一开始有点无从下手，后来通过老师的耐心答疑最后终于理解了指导书的内容并顺利完成设计。
HNU-2023电路与电子学-实验1
2403_85944944的博客
09-06 989
电桥电路的设计原理：本电路用电压控制电阻来模拟实际情况的压控电阻，实际电路图如下图所示：并且有使用四个压控电阻的灵敏度最高：在 Multisim 中具体仿真实现：使用电压控制的电阻，用电压变化来模拟压力的变化，设置电阻值为 0.004185 欧/伏，根据公式换算可得：电桥输出电压 U5=0.00007215V2（V3、V4、V5）V2 为待测电压值。
HNU-2023电路与电子学-实验2
2403_85944944的博客
09-06 462
从需要掌握的理论、遇到的困难、解决的办法以及经验教训等方面进行总结。答：需要掌握的理论：对于本实验的进行，需要基本了解模型机的内部结构和工作原理，同时需要熟悉译码器和 ALU 的工作原理，以及需要熟练使用 Verilog 语言进行电路程序的编写。遇到的困难：对 Quartus II 软件的使用不熟练，不了解功能仿真以及时序仿真的使用方法，通过与同学之间讨论以及积极向老师提问解决了该问题。经验教训：遇到不懂的问题一定要及时想办法解决，不要将问题积累，同时多使用仿真对电路进行检验。
HNU-2023电路与电子学-小班讨论3
2403_85944944的博客
07-12 780
这是第三次讨论课，也就是第二次讨论题，侧重于数字电路的相关编码原型机设计（课程实验）的问题，难度适中，数字电路部分涉及很多生活中常见的例子，认真完成可以增加对数电的相关理解。
HNU-电路电子学-实验3（2021级）
11-03
【标题】"HNU-电路电子学-实验3（2021级）"揭示了这是一个针对2021级学生的电路电子学实验课程。在这个实验中，学生将深入理解和应用电路理论，通过实践操作来巩固课堂上所学的基础知识。 【描述】虽然描述简单，但...
HNU-电路电子学-实验2-ALU（2021级）
10-31
【标题】"HNU-电路电子学-实验2-ALU（2021级）"涉及的是在高等教育阶段，华中科技大学（HNU）电路与电子学课程的一个实验项目，该实验主要聚焦于实现算术逻辑单元（ALU）。ALU是计算机硬件中的核心组成部分，能够...
HNU-电路电子学-实验4（2021级）
10-31
在本实验中，我们主要探讨的是电路电子学的实践应用，特别是针对2021级学生设计的实验4。这个实验旨在让学生深入理解并实际操作计算机系统中的核心组件，包括随机存取存储器（RAM）、通用寄存器组、指令寄存器、指令...
HNU-电路电子学-实验2-指令译码器（2021级）
10-31
在2021级的HNU电路电子学实验2中，学生将亲手搭建和测试指令译码器，以理解其工作原理。 在设计一个指令译码器时，首先要了解指令集架构。在计算机系统中，指令集是处理器理解和执行的指令的集合。每个指令都有一个...
STM32学习笔记（二、初识stm32单片机）
tommorrowwill的博客
09-10 603
首先stm32是意法半导体公司（ST）使用ARM公司的Cortex-M为核心生产的32位的单片机。其中，ST---意法半导体公司，即SOC厂商。M---为Microelectronics的缩写，即微型处理器。32---表示控制器为32位的。103---表示F系列的子系列。
维度不固定的多维数组形参笔记
H2z1220的博客
09-05 215
假如我有多个元素个数都不一致的多维数组都需要调用这个函数进行处理，这个形参问题就凸显出来了，总不能创建N个不同的函数来进行处理吧？这样也太繁琐了，而且也适用度不高。这个函数可以传入多维数组，但元素个数必须是固定的，假如传入一个str[][20]，元素个数不一样的数组，那么这个函数就不适用了，且会报错。所有数据在存储空间里面都是有地址的，那么就可利用指针寻址来获取到相应的数据。在查找了一些资料后受到了一点启发。而这里也可利用指针来指向多维数组。
【C++学习笔记】数组与指针（三）
qq_38196449的博客
09-09 1132
0（空字符）
【机器人工具箱Robotics Toolbox开发笔记（十）】机器人微分运动学
m0_72676510的博客
09-07 301
机器人工具箱中，可用函数SerialLink.jacob0（）求出对应某个位姿下绝对坐标系中的雅可比矩阵，用SerialLink.jacobn（）求出对应某个位姿下工具坐标系中的雅可比矩阵。
C++学习笔记（10）
qq_60098634的博客
09-07 672
unordered_multimap 和 unordered_map 的区别在：unordered_multimap 允许关键字重复，而。unordered_multiset 和 unordered_set 的区别在：unordered_multiset 允许关键字重复，而。
7月刷题笔记
sad_liu的博客
09-04 1393
刷题笔记—7月 1512.好数对的数目(哈希) class Solution { public: int numIdenticalPairs(vector<int>& nums) { int cnt = 0; unordered_map<int, int> hash;//nums[i]---个数 for(int i = 0; i < nums.size(); i++) { cnt += ha
C语言学习笔记 Day16（C10文件管理--下）
给bug两拳的博客
09-04 1288
1、查询文件状态；2、文件的随机读写：fseek()、rewind()；3、文件的删除和重命名：remove()、rename()；4、文件缓冲区：基础概念、更新缓冲区
区块链学习笔记2--区块链技术的形成 以太坊
最新发布
weixin_61074128的博客
09-10 256
以太坊的定义：以太坊是运行在一个计算机网络中的软件，他确保数据以及智能合约的小程序可以在没有宗信协调者的情况下，被所有网络中的计算机复制和处理。以太坊的改进： 交易速度加快；pow+pos算法，逐步向pos算法过渡；智能合约：不受人为因素影响，没有黑幕；比特币的出现让经济贸易变得简单，而比特币系统的不足，也同样被人诟病。于是出现了致力解决比特币不足的“V神”。以太坊的愿景是创建一个无法停止，抗屏蔽（审查）和自我维持的去中心化世界计算机。比特币的不足：交易速度慢；仅仅完成了货币的去中心化。
sheng的学习笔记-AI-规则学习（rule learning）
coldstarry的专栏
09-09 843
机器学习中的“规则”(rule)通常是指语义明确、能描述数据分布所隐含的客观规律或领域概念、可写成“若……，则……”形式的逻辑规则。​“规则学习”(rule learning)是从训练数据中学习出一组能用于对未见示例进行判别的规则。一条规则形如：在数理逻辑中“文字”专指原子公式(atom)及其否定。与神经网络、支持向量机这样的“黑箱模型”相比，规则学习具有更好的可解释性，能使用户更直观地对判别过程有所了解。另一方面，数理逻辑具有极强的表达能力，绝大多数人类知识都能通过数理逻辑进行简洁的刻画和表达。
【学习笔记】SSL证书之前向保密
Taki_UP的博客
09-10 552
本篇介绍了密码学中前向保密（Forward Secrecy）的相关内容
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值