ABUF-CSDN博客

原创《LPMM》——Chapter 4

4 电源门控随着先进工艺的进步，CMOS泄漏功耗与日俱增。（沟长变短了，栅极对晶体管的控制能力减弱）电源门控可以降低泄漏功耗； 4.1动态功率分布图和泄漏功率分布图 PG的基本策略：提供两种功率模式——低功耗模式和活动模式。设计目标：在适当的时间以适当的方式在模式间切换，最大程度节省能量的同时最小化对性能的影响。区别：第2章中的几种标准低功耗方法（时钟门控、门级功率优化、多电压、多阈值）不会影响功能，也不需要更改RTL；但是PG对设计的影响较大，会影响模块之间的接口通信，并显著增

2020-06-11 19:20:31 299

原创《LPMM》——Chapter 3

3 多电压设计第二节提到的低功耗技术中，电源门控和自适应电压缩放技术现在较为常用。传统方法认为电路只能由单一固定的电压供电，这两种方法不同于传统，基本形式是多电压设计：多电压设计——将芯片的内部逻辑划分为多个电压区域或功率区域，每个区域都有自己的电源。更进一步，还可以采用更复杂的电源策略，比如电压缩放和电源门控：电压缩放——将芯片的内部逻辑划分为多个电压区域或功率域，每个区域都有自己的电源；电源门控——闲置时将电源电压降到0；多电压策略分类：

2020-06-10 20:43:06 476

原创《LPMM》——Chapter2

标准低功耗方法2.1 时钟门控2.2 门级功率优化2.3 多电压2.4 多阈值逻辑2.5 总结cost/benefit 2.1 时钟门控动态功耗很大一部分消耗在时钟上，尤其是时钟缓冲器（切换率高，为了最小化延时驱动力强）；时钟门控即不需要时关闭时钟；（此时钟指的是模块内部的gclk）无时钟门控：寄存器随着clk切换数据，不受EN控制；EN=0时虽然Q不变，但寄存器仍然处于高活动性；寄存器的时钟端是常开的；采用时钟门控后：寄存器随着gclk

2020-06-10 02:06:01 494

原创《LPMM》——Chapter1

1.1 随着先进工艺技术的发展，特征尺寸缩小到一定程度时，泄漏电流急剧增大，在某些工艺节点下相当甚至超过动态电流。由于功耗密度已经非常大（对封装等来说接近极限），因此，不再通过提高时钟频率来提升性能，而是采用多处理器芯片（多核），取代单核高性能芯片。降低泄漏方法：电源门控PG（在闲置时power down该模块，工作时再上电）多阈值库（tradeoff 泄漏vs速度，高vt的泄漏小但是速度慢）多电压供电（不同工作模式的电路工作在不同电压下）电压缩放技术（根据模块的工作负载和性能要求

2020-06-09 02:16:40 626

原创 Learning List

Learning List打卡列表BOOKSTOOLS……打卡列表学一些东东~BOOKS1.LPMM（Low Power Methodology Manual）TOOLS……

2020-06-09 00:54:31 261

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

原创 《LPMM》——Chapter 4

原创 《LPMM》——Chapter 3

原创 《LPMM》——Chapter2

原创 《LPMM》——Chapter1

原创 Learning List

空空如也

空空如也

原创《LPMM》——Chapter 4

原创《LPMM》——Chapter 3

原创《LPMM》——Chapter2

原创《LPMM》——Chapter1