8086微处理器

典型的16位微处理器

用单一的+5V电源，被封装在标准40引脚的双列直插式（DIP）管壳内；

时钟频率 5MHz~10MHz，内、外部数据总线均为16条；

地址总线20条，可寻址的存储空间为 1MB，其中的16条地址总线，可以访问 64KB的I/O端口

内部结构

8086 CPU的功能结构

        采用流水线处理技术：将指令执行部件（EU）和总线接口部件（BIU）分为两个独立的部分，并可并行操作。

        流水技术：在执行指令时预取下一条指令的技术，是一种实现多条指令重叠执行的重要技术。

BIU：CPU与存储器及I/0的接口，内部由20位地址加法器、4个16位段寄存器、一个16位指令指针寄存器、6字节指令队列缓冲器和总线控制逻辑等组成；完成取指令、指令列队、读/写操作数、地址转换和总线控制等工作。

EU：由ALU算数逻辑单元、1个16位标志寄存器、8个16位通用寄存器、暂存器与EU控制电路等组成；完成指令的解释、执行。

总线周期的概念：

1、时钟周期：主时钟的两个脉冲前沿的时间间隔，又称为T状态（即一个T状态就是一个时钟周期）。是CPU执行操作的最小时间单位。周期为频率的倒数。

2、总线周期：又称为机器周期，是CPU从存储器或 I/O设备读或写一个字节或字所需要的时间。总线周期通常包括4个时钟周期：T1、T2、T3、T4。

3、指令周期：执行一条指令所需要的时间。指令周期一般包含多个时钟周期。

总线周期示意图：

T1状态：CPU向总线上发送地址信息，选中要寻址的存储单元或外设端口地址；

T2状态：CPU从总线上撤销地址信息，为传输数据做准备。

T3状态：若外设或存储器已经准备好，则在T3状态传送数据；

T4状态：中线上的数据信息消失，总线周期结束；

Tw状态：等待状态，在某些情况下，外设或存储器不能及时响应CPU的请求，T3状态启动前会检测READY引脚，若未准备好，则再T3状态后插入一个或几个Tw状态进行等待，直到检测到准备好信号，进入T4状态。

Ti状态：两个中线周期之间，若干个时钟周期。