微机 —— 8086微处理器总线周期、外部引脚及其他微处理器

总线周期

总线周期的概念

(1) 指令周期： 每条指令的执行由取指令、译码和执行等操作组成，执行一条指令所需要的时间称为指令周期，不同指令的指令周期是不等长的。 
(2) 总线周期： 8086CPU与外部交换信息是通过总线进行的，总线周期通常指的是CPU完成一次访问内存或I/O端口操作所需要的时间。
(3) 时钟周期：微处理器执行指令的最小时间单位，又称为T状态。

8086/8088CPU在与存储器或I/O端口交换数据时需要启动一个总线周期

一个总线周期包含多个时钟周期，执行一条指令需要一个或多个总线周期
一般一个总线周期由4个时钟周期组成。
按照数据的传送方向来分，总线周期可分为“读”总线周期（CPU从存储器或I/O端口读取数据）和“写”总线周期（CPU将数据写入存储器或I/O端口）

典型的总线周期波形图如图

在T1状态CPU把要读/写的存储单元的地址或I/O端口的地址放到地址总线上。

若是“读”总线周期，CPU则从T3起到T4从总线上接收数据，T2状态时总线浮空，允许CPU有个缓冲时间把输出地址的写方式转换成输入数据的读方式；

若是“写”总线周期，CPU从T2起到T4，把数据送到总线上，并写入存储器单元或I/O端口

8086/8088的外部引脚

8086CPU引脚按功能可分为三大类：电源线和地线，地址/数据(状态)引脚以及控制引脚。

1 电源线和地线

电源线VCC（第40引脚）：输入，接入10%单一+5V电源。
地线GND（引脚1和20）：输入，两条地线均应接地。 

2、 地址/数据(状态)引脚

地址/数据分时复用引脚AD15—AD0（Address Data）：引脚39及引脚2—16，传送地址时单向输出，传送数据时双向输入或输出。

3、控制引脚

(1) NMI：引脚17，非屏蔽中断请求信号，输入，上升沿触发。
    此请求不受标志寄存器FLAGS中中断允许标志位IF状态的影响，只要此信号一出现，在当前指令执行结束后立即进行中断处理。
    
(2) INTR：引脚18，可屏蔽中断请求信号，输入，高电平有效。
    CPU在每个指令周期的最后一个时钟周期检测该信号是否有效，若此信号有效，表明有外设提出了中断请求，这时若IF=1，则当前指令执行完后立即响应中断；若IF=0，则中断被屏蔽，外设发出的中断请求将不被响应。
    程序员可通过指令STI或CLI将IF标志位置1或清零。 
    
(3)CLK：引脚19，系统时钟，输入。
   它通常与8284A时钟发生器的时钟输出端相连。该时钟信号有效高电平与时钟周期的比为1∶3
   
(4)RESET：引脚21，复位信号，输入，高电平有效。
   复位信号使处理器马上结束现行操作，对处理器内部寄存器进行初始化。
   8086/8088要求复位脉冲宽度不得小于4个时钟周期。系统正常运行时，RESET保持低电平。 
   
(5)READY：引脚22，数据“准备好”信号线，输入。
   它实际上是所寻址的存储器或I/O端口发来的数据准备就绪信号，高电平有效。CPU在每个总线周期的T3状态对READY引脚采样。
   若为高电平，说明数据已准备好；
   若为低电平，说明数据还没有准备好，CPU在T3状态之后自动插入一个或几个等待状态TW，直到READY变为高电平，才能进入T4状态，完成数据传送过程，从而结束当前总线周期
    
(6)TEST:引脚23，等待测试信号，输入。
   当CPU执行WAIT指令时，每隔5个时钟周期对TEST引脚进行一次测试。若为高电平，CPU就仍处于空转状态进行等待，直到TEST引脚变为低电平，CPU结束等待状态，执行下一条指令，以使CPU与外部硬件同步
   
(7) RD：引脚32，读控制信号，输出。
    当RD=0时，表示将要执行一个对存储器或I/O端口的读操作，到底是从存储单元还是从I/O端口读取数据，取决于M/IO (8086)或IO/ M  (8088)信号
    
(8) BHE/S7：引脚34，高8位数据总线允许/状态复用引脚，输出。
    BHE在总线周期的T1状态时输出，当该引脚输出为低电平时，表示当前数据总线上高8位数据有效
    
(9) MN/MX：引脚33，最小/最大方式控制信号，输入
    MN/MX引脚接高电平时，8086/8088 CPU工作在最小方式，在此方式下，全部控制信号由CPU提供；
    MN/MX引脚接低电平时，8086/8088工作在最大方式。

8086/8088最大方式、最小方式的区别

当MN/MX接高电平时，系统工作于最小方式，即单处理器方式，它适用于较小规模的微机系统

当MN/MX接低电平时，系统工作于最大方式，即多处理器方式

最大方式和最小方式有关地址总线和数据总线的电路部分基本相同，即都需要地址锁存器及数据总线收发器

控制总线的电路部分有很大差别：

在最小工作方式下，控制信号可直接从8086/8088 CPU得到，不需要外加电路。
最大方式是多处理器工作方式，需要协调主处理器和协处理器的工作。

因此，8086/8088的部分引脚需要重新定义，控制信号不能直接从8086/8088 CPU引脚得到，需要外加8288总线控制器，通过它对CPU发出的控制信号(S0,S1,S2)进行变换和组合，以得到对存储器和I/O端口的读写控制信号和对地址锁存器8282及对总线收发器8286的控制信号，使总线的控制功能更加完善。

8086/8088 的三种工作方式

实方式

80386加电后或复位后自动进入这一模式。实模式的主要功能是初始化80386，为建立保护模式做准备。
在实模式下，80386的工作方式与8086相似，相当于一个高速8086/8088CPU，可保持80386与8086兼容。

保护方式

保护模式是80386最为常用的工作模式，可实现多任务，多道程序的复杂管理；
在保护模式下，采用虚拟存储器的概念，存储空间可使用虚拟地址空间，线性地址空间和物理地址空间。

虚拟8086方式

在虚拟8086模式下，不用虚拟地址的概念，存储器寻址机制与8086相同，但存储器管理机制与8086不同，它把1MB的存储空间分为256个页面，每页4KB，当多道程序同时运行时，可将多个任务分别转换到物理存储器的不同存储位置，实现了多任务同时运行。

从80286到Pentium系列的技术发展

1、80286

 16位数据线，24根地址线
 逻辑上有四个独立的处理元件：执行部件EU、地址部件AU、总线部件BU、指令部件IU。
 三组寄存器：通用寄存器、段寄存器、状态和控制寄存器
 具有实地址和虚地址保护方式：实地址方式与8086工作方式基本相同，为了和8086兼容，80286的24根地址线中只有低20位A19-A0有用， 因此，在实地址方式可寻址空间为1MB。
 虚地址保护方式支持对虚拟存储器的管理, 使用24根地址线A23-A0可直接寻址16MB 物理地址空间.

2、80386

  32位数据线，32位地址线。
  逻辑上有六个独立的处理元件： 总线接口部件、代码预取部件、指令译码部件、   存储器管理部件、执行部件、控制部件。
  七组寄存器： 通用寄存器、段寄存器、专用寄存器、控制寄存器、系统地址寄存器、调试寄存器和测试寄存器。
  80386的最大特点是在CPU芯片上集成了一个存储器管理部件（MMU）可对64TB(246)的虚拟存储空间和4GB（232）的物理存储空间进行分段和分页管理。
  具有实地址模式、保护模式和虚拟8086模式三种工作方式

3、80486

 32位数据线，32位地址线
 相当于一片80386加上一片80387，再加上8KB的高速缓存（Cache）
 完全拥有80386的所有功能，诸如页式存储管理、段式存储管理、DEBUG功能、自测试功能、三种工作模式、多任务、流水线指令执行方式、32位整数算数逻辑运算等等
 在Intel CPU的历史上首次采用RISC技术，常用指令仅需一个时钟周期便可完成
 采用突发总线同RAM进行高速数据交换

4、Pentium Pro的特点

 具有3条超标量流水线、3个平行的译码器和5个执行单元。
 具有8KB的指令Cache和8KB的数据Cache。
 它是精简指令集(RISC)和复杂指令集计算机(CISC)的混合型。
 具有8个整数通用REG和8个浮点通用REG，除此之外还增加了40个通用寄存器。
 时钟频率为200 ～250MHz

5、MMX Pentium的特点

 增加了57条MMX扩展指令，以增强视频信号、音频信号的处理功能和速度。
 采用了SIMD技术，可在单指令周期内输出多个数据。
 采用16KB指令Cache和16KB 数据Cache
 多用在便携机中，与Windows  95相结合

6、Pentium Ⅱ的特点

 时钟频率为266 ～451MHz。
 Pentium Ⅱ是Pentium Pro和MMX Pentium的结合体
 采用了动态执行技术，使动画处理能力提高1.4倍。
 具有功耗控制功能
 采用双独立总线结构DIB(Dual Independent Bus)
 Pentium Ⅱ还采用了新的封装技术SEC(Single-Edge Contact，单边接触)插盒

7、Pentium Ⅲ的特点

新增70多条SSE指令(SSE，Streaming SIMD Extension，流水式单指令多数据扩展)，进一步提高了CPU处理数据的功能。 
采用了新一代Pentium Ⅲ处理器“Coppermine”，使芯片的主频提高到850MHz以上并可工作在133MHz外频(外部时钟频率)。