1、全译码法
将地址总线中除片内地址以外的全部高位地址接到译码器输入端参与译码。此方法,每个存储单元的地址是唯一的,不存在地址重叠,但连接电路复杂。
2、部分译码法
是将高位地址线的一部分进行译码。采用部分译码,由于高位地址线与存储器地址无关,所以存在地址重叠问题,选用不同的高位地址线,对应的地址空间也不同。
3、线选法
指高位地址线不经过译码,直接作为存储器芯片的片选信号。高位地址用于选择芯片,低为地址线实现寻址。
存储器与CPU连接时要考虑的问题
1、存储器的地址要合理分配
2、控制信号的连接
存储地址分配及译码
1、存储器地址分配在进行存储器与CPU连接前,首先要确定内存容量的大小和选择存储器芯片的容量大小。
2、存储器地址译码
存储器芯片的外部引脚按功能分为数据线、地址线和控制线。
CPU对存储器的读写操作首先是向其地址线发送地址信号,然后向控制线发读写信号,最后在数据线上传送数据信息,每块存储器芯片的地址线、数据线和控制线都必须和CPU建立正确的连接,才能进行正常的操作。
重点说明的是存储器与CPU地址总线的连接方式,必须满足对这些芯片所分配的地址范围的要求
CPU发出的地址信号必须实现两种选择:
(1)片选:对存储器芯片的选择,使相关芯片的片选端CS为有效。(须自行设计)
(2)字选:在选中的芯片内部再选择某一存储单元。(无需用户设计)
外部译码电路的两种译码方法
1、线性选择法
直接用CPU地址总线中某一高位线作为存储器芯片的片选信号,简称为线选法。
优点:连接简单,片选新型号的产生不需要复杂的逻辑电路。
缺点:(1)当采用线选时,高位地址未全部用完、而又没用对其实施控制时,汇出现地址的不连续和多义性(2)寻址空间变少
2、全译码法
将高位地址全部作为译码器的输入,用译码器的输出作为片选信号。
地位地址线用作字选,与芯片的地址输入端直接相连;高位地址线全部连接进译码电路,用来生成片选信号。
在全译码方式中,译码电路的核心常用一块译码器充当。(38译码器)
优点:连续性好,地址不会出现多义性。
缺点:电路复杂
常见的译码电路(74LS138)
3个输入端:用于选中输出端CBA组合,为几选中Y几,其余为1
8个输出端:配合输入端。
3个使能端(控制端):只有G2A=0、G2B=0、G1=1时这个芯片才能工作。
做译码需要遵循连续性、唯一性(一个单元有且仅有一个地址)