嵌入式实验之FPGA设计入门

本文介绍了基于quartusII 13.0的FPGA设计入门,通过半加器和全加器的设计与仿真,详细阐述了从创建工程、设计电路图到实现硬件烧录的完整过程,包括半加器的原理图输入、全加器的构建以及仿真验证。
摘要由CSDN通过智能技术生成


本次实验,我将基于Quartus-II软件完成一个一位全加器的设计

目的:

  • 原理图输入
  • Verilog编程
  • 软件基于quartusII 13.0版本,开发板基于Intel DE2-115

1 半加器设计

已知一个一位全加器可以由两个半加器及一个或门连接而成, 因此需要先完成半加器的设计

1.1 创建工程

首先仍是打开quartus,新建一个工程,本次使用的设备为EP4CE115F29C7
在这里插入图片描述
完成设备创建
在这里插入图片描述
点击File->New->Block block diagram/schematic File
在这里插入图片描述

1.2 创建电路图

去网上找了一下半加器的RTL图,大概如下

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值