FPGA设计入门

实验要求： 基于Quartus-II软件完成一个1位全加器的设计，分别采用：
1）原理图输入 和2）Verilog编程 这两种设计方法。软件基于quartusII 13.0版本，开发板基于Intel DE2-115。

一.什么是全加器

1.概念

全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。

2.一位全加器

一位全加器的真值表如下图，其中Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci [1]

描述：

二.实现

1.新建

启动Quartus-||，新建工程选择芯片EP4CE115F29C7芯片。