HDLBits学习笔记——状态机（上）

最新推荐文章于 2024-05-31 09:42:54 发布
最新推荐文章于 2024-05-31 09:42:54 发布
阅读量797 收藏 9
点赞数 2
文章标签： 学习 fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Chika__/article/details/124967408
版权

状态机这章题目比较多，分个小章节记录一下。

1.Simple FSM1

题目：

This is a Moore state machine with two states, one input, and one output. Implement this state machine. Notice that the reset state is B.

This exercise is the same as fsm1s, but using asynchronous reset.

思路：

第一题用来熟悉摩尔状态机的写法，题目把组合逻辑模块和时序逻辑模块都给好了，往里面填东西就行了。

代码：

module top_module(
    input clk,
    input areset,    // Asynchronous reset to state B
    input in,
    output out);//  

    parameter A=0, B=1; 
    reg state, next_state;

    always @(*) begin    // This is a combinational always block
        // State transition logic
        case({state,in})
            A：next_state = in ? A:B;
            B: next_steta = in ? B:A;
        endcase
    end

    always @(posedge clk, posedge areset) begin    // This is a sequential always block
        // State flip-flops with asynchronous reset
        if(areset)
            state <= B;
        else
            state <= next_state;
            
    end

    // Output logic
    // assign out = (state == ...);
	assign out = (state==B);
endmodule

组合模块用来更新下一个状态，时序模块用来复位以及给更新当前状态。

Moore状态机的输出只由当前状态决定，与输入无关。

Mealy状态机的输出与当前状态和输入均有关。

2.Simple FSM1

题目：

This is a Moore state machine with two states, one input, and one output. Implement this state machine. Notice that the reset state is B.

This exercise is the same as fsm1, but using synchronous reset.

思路：

与题1类似，不同的是本题改为同步复位。而且题目给的模板是一段式。

代码：

// Note the Verilog-1995 module declaration syntax here:
module top_module(clk, reset, in, out);
    input clk;
    input reset;    // Synchronous reset to state B
    input in;
    output out;//  
    reg out;

    // Fill in state name declarations
	parameter A=0,B=1;
    reg present_state, next_state;

    always @(posedge clk) begin
        if (reset) begin  
            // Fill in reset logic
            present_state <= B;
            out <= 1;
        end else begin
            case (present_state)
                // Fill in state transition logic
                A: next_state = in ? A:B;
                B: next_state = in ? B:A;
            endcase

            // State flip-flops
            present_state = next_state;   

            case (present_state)
                // Fill in output logic
                A: out = 0;
                B: out = 1;
            endcase
        end
    end

endmodule

一开始输出一直不匹配，才发现在复位判断内没有给输出out赋值。这算是三段式和一段式的一个注意事项吧。

3.Simple FSM2

题目：

This is a Moore state machine with two states, two inputs, and one output. Implement this state machine.

This exercise is the same as fsm2s, but using asynchronous reset.

思路：

题目给出了一个JK触发器，包含2个输入J、K，一个输出out，异步复位，代码为三段式。与题1思路类似。

代码：

module top_module(
    input clk,
    input areset,    // Asynchronous reset to OFF
    input j,
    input k,
    output out); //  

    parameter OFF=0, ON=1; 
    reg state, next_state;

    always @(*) begin
        // State transition logic
        case(state)
        	OFF: next_state = j ? ON:OFF;
            ON : next_state = k ? OFF:ON;
        endcase
    end

    always @(posedge clk, posedge areset) begin
        // State flip-flops with asynchronous reset
        if(areset)
            state <= OFF;
        else 
            state <= next_state;
    end

    // Output logic
    // assign out = (state == ...);
    assign out = (state == ON);
endmodule

4.Simple FSM 2

题目:

This is a Moore state machine with two states, two inputs, and one output. Implement this state machine.

This exercise is the same as fsm2, but using synchronous reset.

思路：

与题3一样的JK触发器，同步复位，三段式复刻。

代码：

module top_module(
    input clk,
    input reset,    // Synchronous reset to OFF
    input j,
    input k,
    output out); //  

    parameter OFF=0, ON=1; 
    reg state, next_state;

    always @(*) begin
        // State transition logic
        case(state)
            ON  : next_state = k ? OFF:ON;
            OFF : next_state = j ? ON:OFF;
        endcase
    end

    always @(posedge clk) begin
        // State flip-flops with synchronous reset
        if(reset)
            state <= OFF;
        else 
            state <= next_state;
    end

    // Output logic
    // assign out = (state == ...);
    assign out = (state == ON);

endmodule

5.Simple state transitions 3(FSM3comb)

题目：

The following is the state transition table for a Moore state machine with one input, one output, and four states. Use the following state encoding: A=2'b00, B=2'b01, C=2'b10, D=2'b11.

Implement only the state transition logic and output logic (the combinational logic portion) for this state machine. Given the current state (state), compute the next_state and output (out) based on the state transition table.

StateNext stateOutput

in=0

in=1
A AB0
BCB0
CAD0
DCB1

思路：

要求根据状态转换表设计状态机的组合逻辑模块和输出模块，考虑用case枚举4个状态。

代码：

module top_module(
    input in,
    input [1:0] state,
    output [1:0] next_state,
    output out); //

    parameter A=0, B=1, C=2, D=3;
    always@(*) begin
        case(state)
            A: next_state = in? B:A;
            B: next_state = in? B:C;
            C: next_state = in? D:A;
            D: next_state = in? B:C;
        endcase
    end
    
    assign out = (state==D);

endmodule

6.Simple one-hot state transitions 3（FSM3onehot）

题目：

The following is the state transition table for a Moore state machine with one input, one output, and four states. Use the following one-hot state encoding: A=4'b0001, B=4'b0010, C=4'b0100, D=4'b1000.

Derive state transition and output logic equations by inspection assuming a one-hot encoding. Implement only the state transition logic and output logic (the combinational logic portion) for this state machine. (The testbench will test with non-one hot inputs to make sure you're not trying to do something more complicated).

StateNext stateOutput

in=0

in=1
A AB0
BCB0
CAD0
DCB1

思路：

独热码状态转换，由于该编码只有一个状态位为1，因此可以仅检查一个状态位来更新下一个状态。

代码：

module top_module(
    input in,
    input [3:0] state,
    output [3:0] next_state,
    output out); //

    parameter A=0, B=1, C=2, D=3;

    // State transition logic: Derive an equation for each state flip-flop.
    assign next_state[0] = (state[0]&~in)|(state[2]&~in);
    assign next_state[1] = (state[0]&in)|(state[1]*in)|(state[3]&in);
    assign next_state[2] = (state[1]&~in)|(state[3]&~in);
    assign next_state[3] = state[2]&in;

    // Output logic: 
    assign out = state[3]? 1:0;

endmodule

7.Simple FSM 3（FSM3）异步复位

题目：

See also: State transition logic for this FSM

The following is the state transition table for a Moore state machine with one input, one output, and four states. Implement this state machine. Include an asynchronous reset that resets the FSM to state A.

StateNext stateOutput

in=0

in=1
A AB0
BCB0
CAD0
DCB1

思路：

跟前面几题的状态转换表没有什么变化，注意的是复位使状态变为A。

代码：

module top_module(
    input clk,
    input in,
    input areset,
    output out); //
	parameter A=0,B=1,C=2,D=3;
    reg [1:0] state,next_state;
    // State transition logic
    always@(*) begin
        case(state)
            A: next_state = in? B:A;
            B: next_state = in? B:C;
            C: next_state = in? D:A;
            D: next_state = in? B:C;
        endcase
    end
    // State flip-flops with asynchronous reset
    always@(posedge clk,posedge areset) begin
        if(areset)
            state <= A;
        else
            state <= next_state;
    end
    // Output logic
    assign out = (state==D);
endmodule

8.Simple FSM3 （FSM3s） 同步复位

题目：

See also: State transition logic for this FSM

The following is the state transition table for a Moore state machine with one input, one output, and four states. Implement this state machine. Include a synchronous reset that resets the FSM to state A. (This is the same problem as Fsm3 but with a synchronous reset.)

思路：

整体与题7类似，不同的是复位方式为同步复位。

代码：

module top_module(
    input clk,
    input in,
    input reset,
    output out); //
	parameter A=0,B=1,C=2,D=3;
    reg [1:0] state,next_state;
    // State transition logic
    always@(*) begin
        case(state)
            A: next_state = in? B:A;
            B: next_state = in? B:C;
            C: next_state = in? D:A;
            D: next_state = in? B:C;
        endcase
    end
    // State flip-flops with asynchronous reset
    always@(posedge clk) begin
        if(reset)
            state <= A;
        else
            state <= next_state;
    end
    // Output logic
    assign out = (state==D);
endmodule

9.Design a Moore FSM（Exams/ece241 2013 q4）

题目：

思路：

题目要求设计一个判断水位以及水流开关的状态机。

一共有4个水位，S3，S2，S1以及低于S1，这里我假设为S0

当水位为S3时，表示为111,对应水流开关为000

水位为S2时，表示为011，对应水流开关为001

水位为S1时，表示为001，对应水流开关为011

水位为S0时，表示为000，对应水流开关为111

此外还有一个判断水位变化的标识dfr，当当前水位低于前一时刻的水位时，dfr为1，否则为0。

（两个时刻水位相同时，根据答案反推应该是dfr<=dfr）

由于水位肯定是渐近变化的，即只能从S0->S1->S2->S3,或者S3->S2->S1->S0,

不存在如S0->S2这类变化。

这里我用了3个时序逻辑与1个组合逻辑来实现题目要求的功能，状态变量为4个（ABCD）。

(理论上时序逻辑只需要1个，用来实现复位操作以及将下一个时刻状态赋值给当前时刻；

组合逻辑数目任意，这里是为了区分开每个模块的功能而使用了多个always块)

代码：

module top_module (
    input clk,
    input reset,
    input [3:1] s,
    output fr3,
    output fr2,
    output fr1,
    output dfr
); 
	parameter A=0,B=1,C=3,D=7;
    reg [2:0]state,next_state;
    reg [2:0] out;
        assign {fr3,fr2,fr1} = out;
    always@(*) begin
        case(s)
            3'b000: next_state = A;
            3'b001: next_state = B;
            3'b011: next_state = C;
            3'b111: next_state = D;
            default: next_state = A;
        endcase
    end
    always@(posedge clk) begin
        if(reset) begin
            state<=A;
        end
        else begin
            state<=next_state;  
        end
    end
    always@(posedge clk) begin
        if(reset) begin
            out <= 3'b111;
        end
        else begin
            case(next_state)
                A: out <= 3'b111;
                B: out <= 3'b011;
                C: out <= 3'b001;
                D: out <= 3'b000;
            endcase            
        end
    end
    always@(posedge clk) begin
        if(reset) begin
            dfr <= 1;
        end
        else begin
            if(next_state<state)
                dfr <= 1;
            else if(next_state>state)
                dfr <= 0;
            else
                dfr <= dfr;
        end
    end
endmodule

官方答案：

module top_module (
	input clk,
	input reset,
	input [3:1] s,
	output reg fr3,
	output reg fr2,
	output reg fr1,
	output reg dfr
);


	// Give state names and assignments. I'm lazy, so I like to use decimal numbers.
	// It doesn't really matter what assignment is used, as long as they're unique.
	// We have 6 states here.
	parameter A2=0, B1=1, B2=2, C1=3, C2=4, D1=5;
	reg [2:0] state, next;		// Make sure these are big enough to hold the state encodings.
	


    // Edge-triggered always block (DFFs) for state flip-flops. Synchronous reset.	
	always @(posedge clk) begin
		if (reset) state <= A2;
		else state <= next;
	end



    // Combinational always block for state transition logic. Given the current state and inputs,
    // what should be next state be?
    // Combinational always block: Use blocking assignments.    
	always@(*) begin
		case (state)
			A2: next = s[1] ? B1 : A2;
			B1: next = s[2] ? C1 : (s[1] ? B1 : A2);
			B2: next = s[2] ? C1 : (s[1] ? B2 : A2);
			C1: next = s[3] ? D1 : (s[2] ? C1 : B2);
			C2: next = s[3] ? D1 : (s[2] ? C2 : B2);
			D1: next = s[3] ? D1 : C2;
			default: next = 'x;
		endcase
	end
	
	
	
	// Combinational output logic. In this problem, a procedural block (combinational always block) 
	// is more convenient. Be careful not to create a latch.
	always@(*) begin
		case (state)
			A2: {fr3, fr2, fr1, dfr} = 4'b1111;
			B1: {fr3, fr2, fr1, dfr} = 4'b0110;
			B2: {fr3, fr2, fr1, dfr} = 4'b0111;
			C1: {fr3, fr2, fr1, dfr} = 4'b0010;
			C2: {fr3, fr2, fr1, dfr} = 4'b0011;
			D1: {fr3, fr2, fr1, dfr} = 4'b0000;
			default: {fr3, fr2, fr1, dfr} = 'x;
		endcase
	end
	
endmodule

官方解法定义了6个状态，A2，B1，B2，C1，C2，D1。

因为最高水位S3和最低水位S0只有2种变化可能（S3只可能与S2发生转换，S0则是与S1，来回2次），而中间水位S1与S2有4种，因此可以根据变化的可能定义状态。

第二个always块中，根据当前状态state与输入s预测下一时刻的状态。

由于4个水位分别为111,011,001,000。与独热码的思路类似，只需要考虑输入s的某1-2位就可以预测下一时刻的状态。

官方答案比较直观的一点在于，定义了6个状态，用字母A-D表示水位状态S，用数字1、2分别表示与前一时刻的水位是否发生了变化，1表示从低到高，2表示从高到低。（第三个always块）

鸢尾__
关注
  • 2
    点赞
  • 踩
  • 9
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
【Verilog】HDLBits之FSM（一）
m0_51403396的博客
03-19 413
写自己动手写cpu时写到除法器部分感觉对状态机还不是比较熟悉，做题家还是要多刷题巩固，少动脑子多花时间。 一： FSM1（异步复位） This is a Moore state machine with two states, one input, and one output. Implement this state machine. Notice that the reset state is B. This exercise is the same as fsm1s, but using async
HDLBits学习记录
m0_52489858的博客
05-07 585
第四部分 程序
HDLBits之Verilog学习记录 Day6
一只大憨憨的博客
07-02 231
1 Replication operator 连接操作符允许我们将短小的向量连接在一起构成更宽的向量。很方便，但有的时候需要将多个重复的向量连接在一起，诸如 assign a = {b,b,b,b,b,b}; 这样的语句写多了是非常让人忧愁的。而重复操作符语法就可以在这种情况下帮到你，允许你将一个向量重复多次，并将它们连接在一起，语法是这样：{ 重复次数 { 向量 } }。 注： 1 重复次数必须是一个常量. 2 两组大括号都是必需的. 示例： {5{1'b1}} // 5'b11111
HDLBits之Verilog学习记录 Day3
一只大憨憨的博客
06-23 523
1 Vector Part Select 作业： 可以将 32 位向量视为包含 4 个字节（位 [31:24]、[23:16] 等）。构建一个电路来反转4 字节字的字节顺序。 AaaaaaaaBbbbbbbbCccccccccDdddddddd => DdddddddCccccccBbbbbbbbAaaaaaaa module top_module( input [31:0] in, output [31:0] out );// assign out[31:24] = in
状态机学习笔记
qiaobt的博客
08-13 183
mealy型与moore型的区别   对于实现同一功能，可以构造出不同的状态转换图。但一定要遵循结构化设计和互补原则。 设计应该遵从以下几个方面： 1：定义完全状态 否则会给电路带来latch，latch会带来额外的延时，和异步timing问题 case要定义default；if要定义else。 2：确保不同时出现多种状态 3：禁止使用casex 4：推荐在模块划分时，把状态...
IO中同步、异步、阻塞、非阻塞的形象解释
SnailTyan
05-24 407
注：以下文字来自网络，具体作者不知。 老张爱喝茶，废话不说，煮开水。 出场人物：老张，水壶两把（普通水壶，简称水壶；会响的水壶，简称响水壶）。 1. 老张把水壶放到火上，立等水开。（同步阻塞） 老张觉得自己有点傻 2. 老张把水壶放到火上，去客厅看电视，时不时去厨房看看水开没有。（同步非阻塞） 老张还是觉得自己有点傻，于是变高端了，买了把会响笛的那种水壶。水开之后，能大声发出嘀~~~~...
Solidworks学习笔记——随形变化.docx
07-13
Solidworks学习笔记——随形变化.docxSolidworks学习笔记——随形变化.docxSolidworks学习笔记——随形变化.docxSolidworks学习笔记——随形变化.docxSolidworks学习笔记——随形变化.docxSolidworks学习笔记——...
JBPM学习笔记——流程设计与控制
03-03
火龙果软件工程技术中心 相关资料：《jBPM学习笔记(V3.2环境部署)》《jBPM学习笔记(框架设计简介)》背景本片文章，我们将从业务流程的设计开始，通过带领大家完成一个完整工作流的程序设计，来学习jPDL的使用。...
Python学习笔记——大数据之SPARK核心
02-24
本文来自于csdn，文章讲解RDD的特点，RDD操作函数相关，穿插案例辣酱得段子，带大家理解MapReduce，通过哈姆雷特单词分析案例进行深度剖析。RDD（ResilientDistributedDatasets弹性分布式数据集），是spark中最重要...
HDLbits——状态机
m0_60790618的博客
12-09 663
verilog learning
Fsm3onehot
weixin_45614076的博客
11-29 1295
“通过检查得出方程”是什么意思？ One-hot 状态机编码保证恰好有一个状态位为 1。这意味着可以通过仅检查一个状态位而不是所有状态位来确定状态机是否处于特定状态。通过检查状态转换图中每个状态的输入边，这导致了状态转换的简单逻辑方程。 比如上面的状态机中，状态机如何才能达到状态A？它必须使用两个传入边之一：“当前处于状态 A 且 in=0”或“当前处于状态 C 且 in = 0”。由于 one-hot 编码，用于测试“当前处于状态 A”的逻辑方程只是状态 A 的状态位。这导致状态位 A 的下一个状态的最.
错题集：HDLBits Exams/ece241 2013 q4 水位状态机
ztt02110211的博客
09-03 260
记录错题：水位状态机，找不到报错的解决方法。
hdlbits Design a Moore FSM 设计有限状态机
Rui__Wang的博客
02-16 319
DesignaMooreFSM 一个巨大的水库服务几个用户。为了保持水位足够高，三个传感器以5英寸的间距水平放置。当水位超过最高水位线S3，输入水流速度应该为0。当水位线小于最低水位线S1，流速应该开到最大，标称流量阀和补充流量阀都应该打开。当水位线在高和低传感器之间时，水流速度被以下两个因素影响：1.现在水位线2.水位线前于最后传感器的改变。每一个水位线有一个标称流速，在下表展示。如果传感器变化表明 上一时刻水位线比当前水位线更低，标称流速应该发生。如果前一水位线高于现在水位线，这一流量应该是由补...
状态机
weixin_30336061的博客
11-01 240
状态机简写为FSM(Finite State Machine。 状态机就是状态转移图。 举个最简单的例子。人有三个状态健康，感冒，康复中。触发的条件有淋雨（t1），吃药（t2），打针（t3），休息（t4）。所以状态机就是健康-（t4）->健康；健康-（t1）->感冒；感冒-（t3）->健康；感冒-（t2）->康复中；康复中-（t4）->健康，等等。 就是这样状态...
mealy machine和moore machine
weixin_30446197的博客
12-11 841
一般问这个问题，简答的回答就是一个和输入有关，一个和输出无关；两个状态机的状态转移方程是一样的。好处坏处就是mealy machine 会有glitch问题，而moore machine没有这问题。 1. 为什么会这样？ 两个machine的状态公式都是一样的，但是mealy machine的输出因为和input和state都有关系，所以输出会是在clock edge event上。和moor...
Verilog专题（十九）新世界的大门——状态机
Andy_ICer的博客
05-17 1764
HDLBits前面几题简单状态机的训练，同样的状态转移图分为异步复位和同步复位，除了复位不一样，基本上其他是一样的，所以这里就只介绍异步复位的情况。
基于状态机State Machine的程序设计技巧①
欢迎光临
12-29 1650
第一次接触到状态机这个词是在学习FPGA的过程中，传统的CPU在处理任务的时候是进行串行工作的，而FPGA内部则是并行处理任务，所以进行FPGA的程序设计是十分注重同步，这里说的同步不是同时做事情，而是有纪律地做事情，引用百度百科上对同步的解释：同步指两个或两个以上随时间变化的量在变化过程中保持一定的相对关系。使用最多的同步方式就是状态机State Machine，虽然我对FPGA只有很浅薄的
强化学习——学习笔记3
qq_52302919的博客
05-29 1313
先上图：在上述流程图中所说的Q表即为下表：假设我们在玩一个小游戏，该游戏有上下左右不同的动作，同时也会有不同的状态，比如游戏结束等。Q表也可以称为状态-价值函数QsaQ(s,a)Qsa：这个表格的每一行代表每个 state上述例子中的游戏结束等，每一列代表每个 action上述例子中的上下左右，表格的数值就是在各个 state 下采取各个 action 时能够获得的最大的未来期望奖励。
学习整理 docker
最新发布
wonder_dog的博客
05-31 108
nexus。
jQuery学习笔记——事件
06-08
好的，关于 jQuery 的事件，我可以和你分享一些学习笔记。 1. 绑定事件 在 jQuery 中，我们可以通过以下方式来绑定事件： ``` $(selector).event(function(){ // 事件处理程序 }) ``` 其中，`selector` 表示要...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值