Verilog实验准备·了解装备FPGA

嘿嘿嘿嘿嘿嘿，这学期呀，终于感觉到了学校有了一点小钱钱。
进入大学三年了，今天，今天，今天，终于摸到了崭新崭新的实验设备，哇咔咔，笑容逐渐变态。
每个人，每个人，每个人都捧着它摸着它，天哪，它真的是新的。不是传家宝，不是像数电，嵌入式的传了十多年的祖宗，哭唧唧。

崭新的，2000rmb一套的设备

接下来，了解一下这套装备

本次实验要求（貌似，一切按下节课要求行动）：
计数器代码，几句话LED记录，计数器代码写出来，给计数器建模。
Conper=conper+1
实验，计数器。
输入输出，数据输入端。核心电路存储器，核心单元触发器。时钟输入端一定有，数据输入端未必有。计数器只有时钟。只需要四个二进制name，能表达出0-16.输出只需要4根线进行输出。和LED，显示屏，数码管发生关系。