学习才能不焦虑！UVM实训、初级IC、SoC设计开课通知！

最新推荐文章于 2024-08-18 21:26:44 发布
最新推荐文章于 2024-08-18 21:26:44 发布
阅读量1k 收藏 2
点赞数


随着国家大力发展集成电路产业，IC验证工程师需求一直都很旺盛，缺口巨大。硕士应届毕业生月薪已达15k，远高于大多数岗位。


现在E课网开办了UVM实训、初级IC、SoC设计培训，通过实战培训，并且利用E课网在IC设计行业的人脉，让毕业生和转岗从业人员找到一个IC设计验证的职位，月薪2万不是梦。

 

  • 介绍先进验证方法学的作用和优点。

  • 基于systemverilog和UVM搭建验证平台。

  • 三个实战项目，积累UVM平台IC验证经验。

  • 可成功应聘数字IC验证工程师职位。


UVM实训


课程大纲

（总计100课时）


序号

课程内容

课程时长

1

UVM基本模块：

  • OOP 进阶

  • 讲解UVM验证平台及结构

  • Objection机制

  • 配套上机实例

10课时

2

UVM基本模块：

  • 数据建模transaction

  • sequence机制

  • Factory机制

  • Config机制

  • 配套上机实例

10课时

3

UVM进阶：

  • TLM通信机制

  • Callback机制

  • Phase机制

  • 配套上机实例

10课时

4

UVM进阶：

  • Virtual sequence使用

  • Sequence library

  • 寄存器模型reg_model

  • 前门后门访问机制

  • 复杂寄存器模型用法

  • 配套上机实例

10课时

5

IP项目实践：SRAM控制器UVM平台搭建：

  • AHB 协议简介

  • SRAM 时序

  • AHB-SRAM控制器设计介绍

  • 讲解如何搭建UVM验证平台

  • 自动生成平台脚本讲解及使用（perl）

  • 搭建完整UVM验证平台

  • 创建test cases进行仿真验证

  • 课程总结和常见UVM面试题分析

10课时

1

IP项目实践：APB-SPI模块验证

  • 讲解design spec和编写验证计划

  • 讲解如何搭建基于UVM-RAL验证平台

  • 使用平台自动生成脚本生成UVM平台框架

  • 使用RAL脚本自动生成寄存器模型

10课时

2

IP项目实践：APB-SPI模块验证

  • UVM平台搭建及RAL集成

  • 编写功能覆盖率

  • 创建test cases并进行debug

  • Regression及覆盖率分析

  • 编写验证报告

10课时

3

IP项目实践：SD-HOST模块验证

  • SD协议简介

  • 讲解design spec和寄存器文档

  • 编写验证计划文档

  • 使用平台自动生成脚本生成UVM平台框架

  • 使用RAL脚本自动生成寄存器模型

  • AHB接口功能组件代码编写及调试

10课时

4

IP项目实践：SD-HOST模块验证

  • RAL访问寄存器testcase编写及check

  • SD接口功能组件代码编写及调试

  • 完成参考模型和比对板

10课时

5

IP项目实践：SD-HOST模块验证

  • 创建test cases并进行debug

  • 随机测试，回归测试，覆盖率分析

  • 完成验证报告文档编写

  • 指导学生完成整个项目（答疑）

  • 课程总结和面试指导

10课时


授课对象


  • 有意应聘数字IC验证工程师的电子类从业人员；

  • 高等院校电子类在校教师和研究生；

  • 相关集成电路企业、科研所工程师和研究人员。


2018年4月15号

周日：9:30-17:30

每周日上课

持续10个周末

价格

课程原价格：6000元

活动优惠价：5800元

并赠送价值 1800元SystemVerilog课程

（不需要SV可再优惠300元，即5500元）


扫码添加微信，领取报名优惠


初级IC实训


  • 掌握数字IC模块级设计。

  • 以设计流程为主体，以EDA工具使用为内容，提供一个RTL—Netlist—GDS的完整数字ASIC设计流程的专门课程

  • 熟悉了解ASIC设计流程的每个步骤，获得一次规范化、工业化的流片经验，并从中提高发现问题、解决问题的能力，

  • 可成功应聘SOC设计工程师职位。


课程大纲

（总计100课时）


序号

课程内容

课程时长

适应职位

1

  • 数字设计流程介绍

  • 软件安装

  • UNIX和文本编译器常用指令

10课时

Basic Skill

2

  • 学习Verilog语言

  • 学习Coding Style

  • 经典verilog电路模块实现

  • Modelsim使用

10课时

ASIC Design

 Engineer

 

ASIC Design Verification

 

3

  • 项目IP结构分析

  • 项目参考代码分析

  • 状态机verilog实现

  • 同步异步fifo verilog实现

  • Testbench编写及仿真

10课时

ASIC Design

 Engineer/

ASIC integrate engineer

4

  • I2C总线学习

  • I2C master控制器verilog实现

  • 主流验证方法学学习（UVM）

  • UVM架构学习

10课时

ASIC Design Verification engineer/

ASIC integrate engineer

5

  • UVM主体学习：

driver/monitor/agent/env/sequencer/

sequence/scoreboard/ref_model/test

  • UVM 环境实例实战

  • FIFO/I2C 的UVM验证测试

10课时

ASIC Design Verification engineer/

 

ASIC integrate engineer

6

  • Perl脚本学习，正则表达式学习

  • Assertion介绍了解

  • 前端设计实战测试。理论部分进行考试，实战部分进行上机测试。

10课时


7

  • 逻辑综合原理

  • TCL语言介绍

  • Design Compiler使用

  • 上机实验

10课时

ASIC Design

 Engineer

 

Front-End ASIC Design CAD Engineer

8

  • 标准单元库，综合约束

  • 多时钟，多周期，异步介绍

  • 上机实验

  • 项目DC实现，分析报告

10课时

ASIC Design

 Engineer

 

Front-End ASIC Design Engineer

9

  • 形式验证原理

  • Formality使用

  • 上机实验

  • 项目Formality检查

10课时

ASIC Design

 Engineer

 

Front-End ASIC Design CAD Engineer

10

  • 静态时序分析原理

  • Primetime介绍

  • 上机实验

  • 项目Primetime分析

10课时

ASIC Design

 Engineer

 

Front-End ASIC Design CAD Engineer

11

  • 自动布局布线流程介绍

  • ICC介绍    

  • DRC，LVS，ANT介绍

  • 上机实验

10课时

Physical Design Engineer

 

Back-End ASIC Design CAD Engineer

12

  • 后端设计实战测试。理论部分进行考试，实战部分进行上机测试。

  • 项目P&R实现

10课时


授课对象


  • 有意应聘数字IC工程师的电子类从业人员；

  • 高等院校电子类在校教师和研究生；

  • 相关集成电路企业、科研所工程师和研究人员。


2018年4月14号

周六：9:30~17:30

每周六上课

持续10个周末

（视频学习权限为年，使用时间为5个个月）


价格

课程价格：5800元


扫码添加微信，回复“初级IC”领取报名优惠

SoC设计

  • 掌握数字IC模块级设计。

  • 掌握企业级的完整SoC前端设计流程。

  • 通过项目实战掌握SoC设计。

  • 学完达到企业级SoC前端设计工程师水平。

  • 可成功应聘SoC设计工程师职位。


课程大纲

（总计100课时）


序号

课程内容

课程时长

1

项目介绍

  • 芯片产品全周期/芯片设计流程/项目服务器使用/实训工具介绍

  • 实训项目芯片介绍/database介绍

  • 芯片规格书介绍

  • 芯片详细设计

5课时

2

AMBA总线及实例

  • AMBA总线介绍

  • 基于AHB/APB Slave设计

  • 基本的验证概念（TB/TC/Makefile/regression/SV interface等）

10课时

3

基于AHB Sram控制器设计

  • 代码风格介绍

  • Sram介绍

  • 设计文档

  • 代码介绍

  • 代码仿真

10课时

4

基于AHB Flash控制器设计

  • Flash介绍

  • 设计文档

  • 代码讲解

  • 代码仿真

10课时

5

基于APB/AHB SD Host控制器设计

  • SD协议介绍

  • 基于APB SD Host设计（熟悉协议）

  • 基于AHB SD Host设计（熟悉DMA）

20课时

6

AHB/APB相关模块生成

  • AHB/APB bus生成

  • AHB-DMAC生成

  • INTC生成

  • GPIO生成

20课时

7

芯片集成

  • 模块回顾

  • 系统控制模块设计

  • 芯片Boot原理

  • Core集成

  • PLL/OSC/POR集成

  • Pinmux集成

  • PAD集成

30课时

8

  • 全芯片仿真/FPGA/中后端设计介绍/答疑

5课时

授课对象


  • 有意应聘数字IC设计工程师的电子类从业人员；

  • 高等院校电子类在校教师和研究生；

  • 相关集成电路企业、科研所工程师和研究人员。


2018年4月15号

周日：9:30~17:30

每周日上课

持续10个周末

价格

课程价格：6800元


上课方式

1.www.eecourse.com在线授课（直播回放，课程直播后即可回放，同时会给学员开放上一期直播保存的完整课程视频，方便学员调整进度）

2. 通过VNC远程登录云服务器进行项目实训。

3. 微信群、QQ群多渠道实时答疑。

4. 高效班级管理

（视频学习权限为1年，VNC使用时间5个月）

扫码立即报名



学员评价


（左右滑动查看学员评价）

E课网

E课网(www.eecourse.com)是专业的集成电路在线教育平台，于2018年4月并入摩尔精英半导体培训事业部，致力于培养集成电路专业人才。平台以企业岗位需求为导向，提供贴合企业环境的实训平台，让培养学员符合企业需求，直接就业。E课网将提供数字集成电路设计、验证、中端、DFT、后端及模拟版图等完整的项目级培训，由具备10多年从业经验的资深工程师授课，从理论讲解到项目实战，帮助学员建立完整的知识体系并具备实战能力。


1.为什么原来每换一个CPU就必须改写程序，但现在不用了？

2.Linux 将不再支持旧 CPU 架构，可节省 50 万行代码！

3.单片机的外围功能电路，学完这个才能运行系统！

4.在选不选择ROS这个问题上，资深嵌入式工程师如是说！

5.十年开发经验总结的 Java 程序员架构学习路线

6.2018年第4期《单片机与嵌入式系统应用》电子刊新鲜出炉！

DP29syM41zyGndVF
关注
UVM初级开发指南
03-18
文档中以张强的《UVM1.1应用指南及源代码分析》中的第一章的示例作为模型，简单讲述了UVM1.1d在QuestaSim中的应用不住，并讲述了C语言和SV语言的联合仿真过程 ，对初学UVM验证的同学提供实际操作方面的帮助。
UVM初级开发指南+示例代码.zip
08-25
本文完成于13年10月，是自己在做验证过程中的一个总结文档。当时写这个文档的目的是给后面做UVM验证的师弟师妹留个教程。后面经过导师同意将该文档分享出来，让更多学习UVM验证的同志受益。 文档中以张强的《UVM1.1应用指南及源代码分析》中的第一章的示例作为参考，简单讲述了UVM1.1d在QuestaSim中的应用步骤，并讲述了C语言和SV语言的联合仿真过程 ，对初学UVM验证的同学提供实际操作方面的帮助。 因为自己的毕业设计需要用到文档中的部分内容，所以直到现在才将其分享出来，希望更多的人能够从中受益。 本文附件如下： UVM初级开发指南.pdf (1.2 MB, 下载次数: 2463 ) UVM初级开发指南-示例代码.rar (9.15 MB, 下载次数: 4889 )
UVM验证培训——factory：实用的UVM机制
路科验证
08-07 2804
路科验证官网：路科验证 - 专注于数字芯片验证的系统思想和前沿工程领域 EETOP路科首页： EETOP - 路科验证 - IC验证培训 CSDN路科首页：CSDN - 路科验证 - IC验证培训 UVM鼓励工程师创建模块化、可复用的测试平台。UVM通过TLM接口，把一个组件及其他与之相连的组件隔离开来，以此实现模块化。只要transaction类型相同，模块化的功能允许sequence...
IC验证面试经验分享——UVM篇
最新发布
m0_62972188的博客
08-18 1614
本文主要分享一些IC验证面试中UVM相关的常问知识面经，希望能帮到你！
预备段：uvm初级目录
年糕的博客
11-28 335
目次 1 组成与原理 工具：uvm+cadence 框架：virtual_sequence+agent 1.1 组成 1.2 原理分析 2.1 uvm_field宏的分析 2.2 sequence/sequencer的调用 2.3 uvm_config_db与uvm_resource_db分析 2.4 seq_item_port的分析 2.5 uvm_factory的分析 2.6 analysis_port的...
UVM初级开发指南-示例代码
03-18
该资源是UVM初级开发指南的示例代码,即UVM初级开发指南中各个章节的实际使用代码
ug.rar_Help!_UVM_UVM lab_VLSI Lab
09-24
UVM提供了一套系统级验证的方法，适用于复杂SoC（System on Chip）设计。 7. **UVM实验室**：通过实际的UVM实验室练习，学习者可以深入理解UVM组件的交互、验证流程的设定以及如何根据设计需求定制验证环境。这有助...
uvm-1.1.zip_IC验证_IC验证资料_UVM_uvm 1.1d_uvm平台
07-14
本文将深入探讨UVM 1.1d和UVM 1.1a版本，以及如何利用这些资源进行IC验证的学习。 UVM是一个基于SystemVerilog的开源验证库，它提供了一套标准化的验证组件和方法，用于构建高效、可复用和可扩展的验证环境。UVM ...
基于UVM的AHB总线SRAM控制器设计验证平台设计
08-11
1、设计基于AHB总线的SRAM读写控制器：根据AHB总线输入hsize与haddr自动选择块与片选，在原有基础上，...2、设计基于UVM的验证框架：设计两级sequencer与sequence分别控制读写、设计两个case分别为边写边读与写满读空。
Desktop_soc验证平台_scientistdi1_UVM_UVM验证_uvm代码_
09-30
在电子设计自动化（EDA）领域，System on Chip (SoC) 验证是至关重要的一个环节，确保设计在实际应用中的正确性和可靠性。本话题主要围绕"Desktop_soc验证平台"展开，结合描述中的"scientistdi1"项目，以及使用的...
数字IC验证+UVM验证+异步FIFO验证+笔试分享
06-12
思朗科技，2022提前批，数字IC验证，笔试题：异步FIFO的UVM环境搭建及验证。 给了一个异步FIFO的代码工程，要求自己搭建UVM验证环境去验证这个设计，结果包括覆盖率收集以及错误点等等。 适合2023届目标IC验证领域的...
Systemverilog+UVM搭建SOC
03-23
svUVM搭建利用Systemverilog+UVM搭建SOC及ASIC的RTL验证环境
ASIC/SOC设计工程师学习路线
05-29 2759
很多年前写过一篇文章《有关数字电路设计的学习》，文章内容如下： “本文描述的数字电路设计的学习方法主要针对非集成电路设计专业的电子类的大学生，实际上对于集成电路专业还是非集成电路专业的大学生都是适用的，这是一个循序渐进的学习方法和步骤。 大部分理工科的学生都学过模拟电子和数字电子，当学完数字电路基础时，如果要向数字集成电路设计方面发展，那该怎么继续呢？不是直接学习verilog,因为很多国内的verilog的书籍看起来很简单，只要有点c 语言基础的很快就能上手，但是实际上这个方法虽然很...
Modelsim10.4中UVM验证环境的搭建
sinde5的博客
07-03 4596
本例子中使用张强的《UVM实战》中的代码：        example_and_uvm_source_code\puvm\src\ch2\section2.2\2.2.1\my_driver.sv        example_and_uvm_source_code\puvm\src\ch2\section2.2\2.2.1\top_tb.sv        example_and_uvm_so...
[PPT] IC芯片验证-手把手教你搭建UVM环境
howard789的博客
03-02 4138
PPT 可以到这里下载 https://github.com/howard789/uvm_example 视频可以到这里看 IC验证 - 手把手教你搭建UVM芯片验证环境(含代码)_哔哩哔哩_bilibili ...
IC设计职位详解之“数字验证工程师”就业必学课程
coachip的博客
11-23 5253
数字验证处于数字IC设计流程的前端，属于数字IC设计类岗位的一种。在IC设计中，数字验证所占的人数比重是非常多的，很多大公司，数字前端设计工程师与验证工程师的比例已经达到1：3。 　　数字验证主要分成几种层次的验证：IP level， unitlevel，fullchip/SoC level， gatelevellevel，硬件加速仿真等。 一、数字验证工程师主要干什么？ 1. 阅读各种SPEC 　　最重要的一份spec是design spec，就是和你一起合作的好基友设计工程师写的设计文档，比如下面这种：
AHB—SRAMC项目（结构图，核心代码、Testbench架构）
qq_28541715的博客
04-14 727
f\df\dsf\d\\\\\\\ fdsf
AHB-SRAM项目之并发进程与进程通信（SystemVerilog笔记之4）
qq_28541715的博客
10-24 297
在开始该模块之前，应该了解的内容如下： Fork_join三兄弟，automatic的task和function和静态的有何区别？ 开始： 首先将program改成automatic类型，这样在program里写task和function时，就会让task和function变成automatic类型的。 之后用fork join实现generator和driver的启动。 虽然用fork_join将其包起来了，但目前仍旧存在一定的问题，比如： 但现在代码看起来不够简洁，比如u_ahb_maste
AHB-SRAM
Hsykl的博客
09-26 2788
AHB-SRAM项目验证笔记
数字IC设计毕业设计资料：Verilog HDL、UVM、ModelSim
资源摘要信息: "本压缩包包含了毕业设计相关的数字IC（集成电路）设计资源，主要使用Verilog HDL（硬件描述语言）进行设计，同时涉及SystemVerilog和UVM（通用验证方法）的模型，适用于ModelSim仿真环境。...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值