使用ISE来生成bitstream以供硬核使用

最新推荐文章于 2022-03-17 15:31:56 发布
最新推荐文章于 2022-03-17 15:31:56 发布
阅读量851 收藏 1
点赞数 5
分类专栏： 笔记 文章标签： 嵌入式 powerpc
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/EinsamMark/article/details/116068742
版权

对于我本人来说，主要用ISE的用处是生成bitstream用于开发板的硬核仿真。

我手里有一块Xilinx Virtex-5 ML507的开发板，上面有两个核，一个硬核powerpc440，一个软核microblaze。我现在主要需要使用硬核。

比特流文件相当于使用硬核前对软核的编程，完成一些逻辑和连线的布置，使硬核能够连接上对应的外设。

首先安装好ISE 14.7，因为这个软件版本较老，14.7之前在win10上有闪退BUG，14.7也有但是网上有解决办法，官网上也有14.7win10修复版。

安装好打开ISE新建一个工程，选好自己的开发板型号，其他默认就行。

在这里插入图片描述
在芯片型号上右键new source
在这里插入图片描述随便起个名,直接next往下会启动XPS

在这里插入图片描述
选yes
然后bsb工程自己按需求设置吧。
主要是选了ddr2 sram一会可能会报错，一会再讲。

在这里插入图片描述
xps工程建好后选上面这个，不用打开sdk。
在这里插入图片描述再回到ISE，按上面选择，
在这里插入图片描述找到xps工程名\data\.ucf做约束。

在这里插入图片描述左下生成HDL source，然后选中那个.v文件后configure target device

最后生成bitstream

XMark233
关注
  • 5
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Xilinx ISE系列教程（7）：QSPI编程文件的生成和烧录
whik1194的博客
09-04 2743
Xilinx FPGA外置的SPI Flash，支持SPIx1/x2/x4模式，可以通过MODE管脚进行配置。配置成QSPI模式可以大大提高启动速度，ISE建立工程默认为SPIx1模式，生成的bit也是SPIx1的数据文件，那么如何配置生成QSPI程序文件、QSPI文件如何固化呢？加载时钟速度可根据所使用的QSPI芯片的最大读取速度来设置，改为更高频率，可以提高FPGA程序的启动速度。和烧录SPIx1的bit文件，并没有太大的区别，在选择完bit文件后，执行执行烧写即可。上右键，在弹出的窗口中选择。
ise14.4 EDK出现菜单hardware下没有generate bitstream的问题？
shanekong的专栏
09-22 2093
最近在整petalinux在microbl
使用ISE一键生成bit文件
X
08-08 3492
我们知道，这几个，在第一次做好源文件之后，需要一个个进行右键单击-->run，以发现错误。 但是之后的调试，只要一点点变化，哪怕是注释变化，都需要重新run3次，太麻烦了。 不过经过实验可以知道，我们只需要 run最后一个就好，如果前面两个没有成功，也就自动进行run的，失败了会自动终止。 ...
ISE中如何生成bit文件和bin文件
haoshumiao的博客
06-14 1万+
有两种方法可以得到bin文件 方法一、在 Generate Programming File中，对其参数进行如下设置，选中bit文件和bin文件，运行Generate Programming File，在工程目录下即可同时得到bit文件和bin文件。 方法二、利用ISE中自带的promgen.exe 将生成的bit文件转换为bin文件 （1）在 TCLShell界面中输入命令行然后回车即可在对...
ise使用
yaoyurong7784的博客
11-27 623
点击 generate programming file,对文件进行综合映射编译看看报没报错，没报错的话，点击use constrains,pre synshthes配置管脚，配置好重新generate programming file,生成比特流文件，点击config taget divice,刷新，右键 add xilinx device,右键program，不行的话检测驱动的安装使用mode
Vivado使用教程.zip
07-21
4. **实现**：综合完成后，运行“Run Implementation”，将门级网表映射到FPGA的物理资源上，生成配置文件和bitstream。 5. **仿真**：在设计过程中，可以使用Vivado自带的ILA（Integrated Logic Analyzer）进行...
Vivado使用——近期小问题、经验总结
08-28
解决方法是，首先在SDK中完成FPGA Bitstream的download，设置断点，点击Debug按钮，进入main函数，然后再返回Vivado主界面，打开Hardware Manager，Open New Target，这时，Vivado会自动检测到正在工作的ILA。...
Vivado软件使用.docx
06-02
1. 通过“Generate Bitstream”选项，Vivado会自动完成综合、实现和位流生成。 2. 使用“Open Hardware Manager”连接硬件目标，并“Open New Target”来配置编程设备。 总的来说，Vivado提供了一个集成化的平台，...
Xilinx ISE下载文件*.mcs文件生成步骤
11-06
在电子设计自动化（EDA）领域，Xilinx ISE（Integrated Software Environment）是一款广泛使用的软件工具，主要用于设计、仿真和配置基于Xilinx FPGA（Field-Programmable Gate Array）和 CPLD（Complex ...
ISE中文使用教程（适合初学者）
04-14
**ISE中文使用教程** ISE（Integrated Software Environment）是由Xilinx公司开发的一款强大的FPGA（Field-Programmable Gate Array）设计工具，适用于Verilog、VHDL等硬件描述语言的开发。这款软件提供了完整的...
使用vivado进行逻辑开发时，进行到Generate Bitstream时报错
菜头
09-29 3万+
使用vivado进行逻辑开发时，进行到Generate Bitstream时报错，如下：   [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 4 out of 142 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of
win10 ise 生成bit文件报错FATAL_ERROR:Bitstream:stanbsbitfile.c:3408:1.57 - Incorrect number of bits in
u010935076的博客
11-17 1万+
FATAL_ERROR:Bitstream:stanbsbitfile.c:3408:1.57 - Incorrect number of bits in    bitstream (18) for FDRI write.   For technical support on this issue, please    visit http://www.xilinx.com/support.
ISE14.7手把手使用教程：建立工程、仿真、下载bit流、程序固化、以及一些常见的坑
热门推荐
yang_jiangning的博客
03-17 3万+
本文主要记录下ISE14.7软件的使用，怎样从头开始建立工程，写代码，仿真，到下载bit流到板子上，还有程序的固化，用示波器看波形。最后还会记录下中间遇到的一些坑的解决办法:ISE14.7在win10下闪退的问题；下载bit流时，电脑和FPGA连接，但是电脑识别不到FPGA。
FPGA中ISE软件调用IP核导入(.coe)文件并绘制正弦函数
weixin_45137533的博客
11-24 6354
作为一个FPGA小白，本人在学习FPGA软件的过程中看到了这个例子，网上也有相关的教程，奈何实在写的不清楚，我自己花了挺久才弄懂，为了在以后学习中少走弯路，把自己学习到的做个教程吧，供同样是小白的同学进行学习，要是有写的不对的地方，还请评论区指出，大佬要是有什么建议，还请多多指教。一点一点码字截图不容易，如果对你有帮助，还请点个赞再走。话不多说，马上进入正题。 //------------------------------------- 我是分割 -----------------------------
FPGA中IBERT 核的应用(二)
坚持
10-29 8802
IBERT使用手册 使用环境：ise 14.4 +VirtexFLG 2000T -1925 -2c 1 IBERT简介 　　IBERT是Xilinx提供用于调试FPGA芯片内高速串行接口比特误码率性能的工具，具备实时调整高速串行接口的多种参数、与系统其他模块通信及测量多通道误比特率等功能，支持所有的高速串行标准，包括：PCI Express、RapidIO、千兆以太网、XAUI等。使用IB
【FPGA】：ip核--ibert
weixin_43778388的博客
01-23 1万+
参考资料： 【1】FPGA—7系列之IBERT_GTX内外环测试 【2】利用 IBERT 进行 GTX 信号眼图测试 【3】怎么使用IBERT？ 【4】ibert测试说明 一、概述 IBERT（集成误码率测试仪）是xilinx为7系列FPGA GTX收发器设计的，用于评估和监控GTX收发器。IBERT包括在FPGA逻辑中实现的模式生成器和检查器，以及对端口的访问和GTX收发器的动态重新配置端口属性，还包括通信逻辑
xilinx 7系列FPGA ibert笔记
uio159753的博客
03-01 5428
前言 xilinx公司的FPGA高速接口支持在线的ibert的调试，通过内部的ibert ipcore来实时的查看链路传输的误码率和信号眼图，对于高速接口是非常好的调试手段，可以通过该功能，在代码的前期完成对于链路的特性的调试，通过误码率和眼图来调整好链路所需要的预加重的值，IPcore 提供了一个实时在线调试的办法，所以非常值得推荐。 一、ibert相关参数指标介绍 1、TIE（time interval Error） 时间间隔误差 是被测信号边沿相对于其理想位置的时间误差，是jitt...
IBERT核调试
漫步的博客
07-12 8787
关于Vivado的IBERT核的调试网上有很多很多详细的资料，这里就不说了，关于IBERT核的调试我感觉关键部分在一下几点：1.确定误码率测试的方式    方式分为四种回环（即近端、远端的PCS和PMA回环）和实际通信的实体间直接测试。    回环的方式就是烧写IBERT核后使用线缆（cable）将rx与自身的tx直接连接起来或者通过通信另一端内部进行各个层面的回环，自己发自己收，检测误码率。另外...
ise xps sdk
最新发布
02-08
ISE XPS SDK是一款针对Xilinx的ISE设计套件的软件开发工具包。它提供了一系列的API和工具，帮助开发人员快速、高效地创建和定制Xilinx的FPGA设计。ISE XPS SDK支持多种编程语言和平台，包括C、C++、Python和MATLAB等，可以在Windows、Linux和MacOS等操作系统上进行开发和调试。 ISE XPS SDK具有丰富的功能和工具，可以应用于各种领域，包括嵌入式系统开发、通讯网络、工业控制、数字信号处理等。它支持多种Xilinx的FPGA芯片系列，可以满足不同应用的需求。 ISE XPS SDK还提供了丰富的文档和示例代码，帮助开发人员快速上手并理解使用。通过ISE XPS SDK，开发人员可以轻松地进行FPGA设计、仿真、调试和优化，大大提高工作效率和产品质量。 总之，ISE XPS SDK是一款功能强大、灵活易用的软件开发工具包，为Xilinx的FPGA设计提供了强大的支持和工具。它可以帮助开发人员快速、高效地进行FPGA设计和开发，满足各种应用的需求，是FPGA开发领域的重要工具之一。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值