基于 KU115+MPSOC 的 6U VPX 高速信号处理板(XCKU115 + ZU9EG +DSP)

VPX630 是一款基于 6U VPX 总线架构的高速信号处理平台,该平台采用一片 Xilinx 的 Kintex UltraScale 系列 FPGA(XCKU115)作为主处理器,完成复杂的数据采集、回放以及实时信号处理算法。采用一片带有 ARM 内核的高性能嵌入式处理器 ZU9EG 作为协处理器来实现通讯和管理功能。

该平台的主处理器 XCKU115 外挂两组 72 位 DDR4 SDRAM,来实现超大容量数据缓存,最高时钟可以达到 1200MHz,数据缓存带宽可以达到 2400MHz。

该平台的协处理器 ZU9EG 的 PL 端(FPGA 端)支持 2 组 32 位的 DDR4 SDRAM,方便实现乒乓操作,PL 端的 DDR4 SDRAM 用来缓存 RapidIO 接收的数据帧。该协处理器的 PS 端(ARM 端)是一款功能强大的 ARM 处理器,具有1 个 64 位四核 ARM Cortex-A53 处理器、1 个双核 ARM Cortex-R5 实时处理器、1 个 ARM Mali™-400MP 图形处理器,PS 端外挂 72 位 DDR4 SDRAM,支持 ECC校验,PS 端的 DDR4 SDRAM 用于跑 Linux 操作系统,以及完成复杂的算法。

该平台为适应复杂的浮点运算信号处理算法,还支持 1 片 TI 的 Keystone 系列多核 DSP TMS320C6678,在该 DSP 中可以实现各种实时性要求较高的数据处理。

系统架构图如下:
在这里插入图片描述

应用场景

 软件无线电
 雷达信号处理
 电子对抗
 声呐信号处理、智能信号分析
 高速图像处理

技术指标

板卡处理器接口指标

 板载 1 片高性能 FPGA 处理器:XCKU115-2FFVF1924I;
 外挂 2 组 72 位 DDR4 SDRAM,每组 2GByte,时钟速率 1200MHz;
 外挂 2 片 QSPI Flash,每片 512MByte,用于 FPGA 的加载;
 板载 1 片高性能 MPSOC:XCZU9EG-2FFVB1156I:
 PL 端挂 2 组 DDR4 SDRAM,每组 1GByte,每组 32 位位宽,支持乒乓操作;
 PS 端挂 1 组 72 位 4GByte DDR4 SDRAM,支持 ECC 校验;
 PS 端挂 2 片 SPI Flash,每片为 1Gbit,用于程序的加载;
 PS 端挂 1 片千兆以太网 PHY 芯片,扩展出 1 路 RJ45 网口;
 PS 端挂 1 个 USB OTG 接口至前面板(J30J 连接器);
 PS 端挂 1 个 RS232 串口至前面板(J30J 连接器);
 PS 端支持 1 个 SD/TF 卡,用于系统启动;
 PS 端支持 1 个 EMMC 存储单元;
 板载 1 片高性能 DSP 处理器:TMS320C6678
 外挂 1 组 DDR3 SDRAM,容量为 2GByte;
 外挂 1 片 Nor Flash,容量为 256Mbit,用于 DSP 的加载;
 外挂 1 片 4Gbit Nand Flash,用户少量参数数据的存储;
 支持 1 路千兆以太网口,留在前面板;
 板载 1 片 MCU 单片机(STM32F103),用于总线管理
 单片机可采集各路电源电压;
 单片机可采集板上主芯片温度;
 单片机可支持 2 路 IPMB 总线,用于 VPX 总线管理;
 板载 1 片 CPLD(XC2C256-7CPG132I),用于电源与时钟管理
 CPLD 用来配置板上的时钟管理芯片 HMC7044;
 CPLD 用来配置板上的上电与掉电时序;
 CPLD 用来配置板内 DSP 的复位时序;

模块互联性能
 KU115 FPGA 与 FMC1 之间有 X16 GTH 互联;
主要用于 KU115 主 FPGA 与 FMC 子卡进行高速互联;
 KU115 FPGA 与 FMC2 之间有 X16 GTH 互联;
主要用于 KU115 主 FPGA 与 FMC 子卡进行高速互联;
 KU115 FPGA 与 VPX P1 之间有 4 路 X4 GTH 互联;
主要用于 KU115 主 FPGA 与背板之间的 4 路 X4 SRIO 互联;
 KU115 FPGA 与 VPX P2 之间有 X4 GTH 互联;
主要用于 KU115 主 FPGA 与背板之间进行 PCIE X4 互联;
 KU115 FPGA 与 ZU9EG FPGA 之间有 X8 GTH 互联;
主要用于 KU115 主 FPGA 与 ZU9EG 协处理器之间的高速互联,设计速率10Gbps/lane,传输协议可支持 Aurora 64b66b 或自定义协议等,传输带宽高达8GByte/s;
 KU115 FPGA 与 DSP 之间有 X4 GTH 互联;
主要用于 KU115 主 FPGA 与 TMS320C6678 DSP 之间进行高速互联,设计速率最大 5Gbps/s,传输协议为 SRIO,传输带宽最大2GByte/s;

离散IO 指标
 支持 8 路 LVTTL,3.3V IO,双向可配置,连接至前面板;
 支持 2 路 RS422 接口,连接器前面板;

产品软件支持

底层接口驱动
 KU115 主 FPGA 的 DDR4 接口测试程序,共 2 组;
 KU115 主 FPGA 与 ZU9EG SOC 之间的高速通信接口测试程序,采用Aurora64/66b,采用 2 组 X4 模式;
 KU115 主 FPGA 与 TMS320C6678 DSP 之间的高速通讯接口测试程序,采用SRIO 协议,X4 模式,3.125Gbps。
 ZU9EG ARM 操作系统移植;
 ZU9EG ARM 端网口测试程序;
 ZU9EG ARM 端 DDR4 SDRAM 内存接口测试程序;
 ZU9EG ARM 端 EMMC/TF 卡启动测试程序;
 DSP 的 DDR3 接口测试程序;
 DSP 的 NOR FLASH 接口测试程序;
 DSP 的 NAND FLASH 接口测试程序;
 DSP 的网口 UDP 通讯测试程序;
 DSP 的 Nor Flash 加载测试程序;

定制化算法与系统集成
可根据用户需求进行定制化软件设计与系统集成。

该需求对接联系微信: W_soul911

  • 0
    点赞
  • 9
    收藏
    觉得还不错? 一键收藏
  • 2
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值