Verilog学习日志（2021.7.12）

2021.7.12

1.先整几道circuits的题目。

（43）实现input和output用·线直接连接的电路。

（44）把一个信号接地。

（45）整一个或非门出来。

（46）整一个先把in2取反的与门。

（47）整两个逻辑门。

（48）把几乎所有基础逻辑门都拿来用了。

（49）设计芯片7420。

（50）实现用真值表表示的逻辑函数。

（51）实现若两输入相等则输出1的电路。

（52）实现用逻辑式表示的逻辑函数。

（53）实现用行为级仿真图表示的逻辑函数。

（54）结合前两个电路，把它们封装成module然后实例化两次构成一个新电路。

（55）判断电话震动或响铃的电路。

//这道题讲到硬件设计需要的思想和自顶向下的编程思想相反，而是从输出反向考虑输入的情况：“当输入为xxx时，输出为xxx”，其实我觉得可以理解成把真值表转换成最小项之和的逻辑表示式的过程：“输出在输入为xxx时为1”。

（56）设计一个系统驱动空调、加热器和风扇，照样用到了反向设计电路的思路。

（57）又是一个计数器，计算三位输入高电平的位数。

（58）根据需求设计一个应用各种位运算符的电路，检测各项与其邻项的关系。

（59）和上题类似，只是把处理的位数扩充到100位。