北邮数电 爱课堂答案 Verilog专题

1.在以下的集成电路元件中，无法用Verilog HDL语言描述的是______。

A.四或非门CD4001

B.单片机8051

C.译码器74138

D.集成运放uA741

E.电压比较器LM311

 

集成电路可分为模拟IC和数字IC。模拟IC：处理连续性的声、光、电、电磁波、速度和温度等自然模拟信号的集成电路为通常意义上的模拟IC。

Verilog HDL是一种用于数字电路设计的硬件描述语言(Hardware Description Language，HDL) ，可以进行数字电路的仿真验证、时序分析、逻辑综合等。

Verilog只能描述数字电路，无法描述模拟电路IC。

 

2.在Verilog HDL中，已知“a=1b'1; b=3b'001;”,那么{a,b}=____.

{a, b}意思是将a与b相连接，因此{a,b}的结果为4b'1001.

 

3.在Verilog HDL中，不属于并行语句的是____。

在Verilog HDL语言中, case 语句是一种多分支选择语句。

 

4. 在begn…end中的变量只能被声明为reg类型。

 

5. 在Verilog HDL语言中，若a=4b'1011，则&a=____.

&作为单目运算符使用时,表示的是缩减运算符(reduction operator)中的一种,计算过程为: &a=1&0&1&1=0, 故答案为D选项。

 

6.若P、Q、R都是4bit的输入矢量，下面哪一种表达形式是正确的_

A. input P[3:0],Q,R;

B. input P,Q,R[3:0];

C. input P[3:0],Q[3:0],R[3:0];

D. input [3:0]P,Q,R;

 

解析:

I/O说明的格式为:

(1)输入口: input [信号位宽-1:0] 端口名;

(2)输出口: output[信号位宽-1:0] 端口名;

 

7. Verilog HDL中，b被赋成新值a的操作并不是立刻完成，而是在块结束时才完成，且块内多条赋值语句在块结束时同时赋值的形式，被称为 非阻塞赋值方式 ,赋值语句为 b<=a 。

非阻塞赋值(b <= a)的赋值方式:

(1)在语句块中，上面语句所赋予的变量值不能立即就为下面的语句使用;

(2)块结束后才能完成这次赋值操作,而所赋的变量值是上一次赋值所得到的;

(3)在编写可综合的时序逻辑模块时，这是最常用的赋值方法。

 

8. always块与assign语句是并发执行的，assign语句一定要放在always块之外。（对）

 

9.在Verilog HDL中，“a=4'b1001， b=4'bx110"选出正确的运算结果: