Verilog语法基础

• 逻辑

1 ：高电平

0：低电平

X：未知电平，不悬空

Z：高阻态，悬空状态（无激励）

• 进制表示

4‘b1010 

 其中         4        数据位宽(二进制数的位宽，即有多少位二进制数)

                  ‘        

                  b        二进制

                  1010        具体的进制数

对于具体的进制表示符号

二进制 ——  b, 十进制 —— d, 十六进制 —— h

如：

4’b0101        4'd2        4'ha

 注意：1、缺省条件下默认是32‘d的格式(32位，十进制);

            2、增加程序可读性 16’b1001_1100_0110_0010;

• 数据类型

寄存器类型：

reg [31:0] delay_cnt;        //32位寄存器

reg           key;                  //默认位宽为1的寄存器

注：

1、reg类型默认值为不定值X

2、只能在always和initial中赋值，时序逻辑中always