1. 将编写完成的sv模型导入virtuoso新建的systemverilogText中,再关闭文档,在virtuoso完成对symbol的创建后,即可直接开始仿真。当默认的文本编辑器无法打开时,在CIW中使用命令"editor=gvim"改用gvim编辑器即可;
2. 在AMS环境下,为使sv模型中能够读入Virtuoso或User定义的模拟电路所给出的模拟信号并进行相应处理,应在sv model中将读入模拟信号的端口定义为real类型;相对地,为使从AMS仿真器中生成并读出的netlist能够在数字环境下仿真,也需要对netlist的相应端口与变量定义为real类型;
3. ConnectRule中定义的为AMS数模转换的各个相应参数,如电压分辨率、时间分辨率及上升/下降沿时间等,此一系列参数对AMS仿真存在精度上的较大影响;另外,应注意AMS仿真器的精度与ConnectRule参数的适配,在对高频信号进行处理时,AMS仿真器的精度可能会对模型的行为造成影响;
4. 在对ADC输出结果进行FFT以确定ADC功能与性能指标时,应注意采样的互质性与整周期性,同时保证Nyquist采样率;如设置信号频率为采样频率的63/128倍,或63/(128*32)倍等;