cadence AMS数模混合仿真

仿真方式：virtuoso 环境将数字模块和模拟模块连起来仿真，顶层为模拟（也可以是数字）

假设verilog文件和模拟模块已经建立好，只需要将两者连起来仿真，步骤如下：

1、建立testbentch，即schematic文件

搭设简单的testbench如下：

然后将数模混合用到的链接库导进来，有两种方法：

（1）在cds.lib中加入如下语句，其中$path为cadence安装路径。

DEFINE connectlib $path/tools/affirma_ams/etc/connect_lib/connectLib

（2）直接在cadence Library Manager中使用「Edit→Library Path」功能将connectLib工艺库导入.

2、建立config文件

在弹出的窗口作如下选择：

然后config窗口就会有所使用的数字和模拟模块，

将数字模块设成外部text文件；

打开ADE

将rtl文件包括进来，simulation->options->AMS Simulator

方法一是把用到的所有 .v文件一个一个导进来，方法二是将所有 .v文件的路径放到一个txt文件中，然后将该txt在include options 的-f文件中导入进来。

3、配置ADE

（1）确定仿真器为AMS

（2）设置数模转换接口

setup->connect rule 

（3）设置仿真输出

然后在对应的schematic里面选择要观测的数据，选好后按esc,回到config界面。

（4）设置仿真时间

至此设置完成，单击run即可运行ams仿真。

可以将该state设置保存下来，下次打开即可直接仿真，可以保存在路径下或者保存成cell，如下：

4、加快仿真速度

（1）、使用多线程APS仿真，setup->high performance/parasitic redution

（2）、调整仿真精度

宽松的（liberal），适中的（moderate），保守的（conservative）

“liberal”的仿真速度最快，但是精确度最低。这种精度的仿真适合于数字电路或者是变化速度较低的模拟电路；
“moderate”作为仿真器默认的设置，其精确度类似于用 SPICE2 计算的仿真结果；
“conservative”具有最高的精确度但速度最慢，适合于敏感的模拟电路仿真。

（3）、更精确的设置