SRAM:由触发器(也称锁存器)组成,cache一般由这个组成
任何一个SRAM都有三组信号线和外部打交道:地址线,数据线,控制线
1.地址线有几根一般就有2^n个存储单元,地址需要进行译码,一般现在采用双译码的方式
2.数据线有几根一般就说明存储器的字长为几位
3.控制线有防止读写操作同时进行的作用,实际就是与非门的电路
DRAM:由MOS晶体管和电容器组成的记忆电路,内存一般由DRAM芯片组成
1.因为DRAM的存储容量较大,所以相比SRAM增加了行地址锁存器和列地址锁存器,采用分时传送地址码
2.增加了刷新计数器和相应的控制电路,DRAM读出后必须刷新而且要按行刷新
存储器容量的扩充:
字扩展:地址线和数据线公用而控制线使能端分开使用(因为需要进行片选)
位扩展:地址线和控制线公用而数据线单独分开连接
字位同时扩展:上述两种的结合
DARM的刷新:
需要进行定期刷新,刷新操作由集中式刷新和分散式刷新
DRAM的读写正确性验证:
除了正常的数据位还要增加附加位,采用某种校验算法,如奇偶校验,海明码校验,会增加DRAM位成本
DRAM的发展:
CDRAM:带高速缓冲存储器的动态存储器,适合猝发式读取(连续的存储单元进行读取)
SDRAM:同步型动态存储器,在系统时钟的控制下