Makefile学习笔记（二）

本文基于博主陈皓文章读后所做的笔记，欢迎跳至原文链接：[https://blog.csdn.net/haoel/article/details/2886]

这里的Makefile是基于Linux下GNU的make。

1、Makefile里有什么

Makefile里主要包含了五个东西：显式规则、隐晦规则、变量定义、文件指示和注释。
1、显式规则：说明了要生成的文件，文件的依赖文件，生成的命令。
2、文件指示。其包括了三个部分，一个是在一个Makefile中引用另一个Makefile，就像C语言中的include一样；另一个是指根据某些情况指定Makefile中的有效部分，就像C语言中的预编译#if一样；还有就是定义一个多行的命令。
3、注释：Makefile中只有行注释，和UNIX的Shell脚本一样，其注释是用“#”字符，这个就像C/C++中的“//”一样。如果你要在你的Makefile中使用“#”字符，可以用反斜框进行转义，如：“/#”。

隐晦规则和变量定义的话就是他的原定义，在Makefile中的命令，必须要以[Tab]键开始。

2、Makefile的文件名

虽然说make命令查找的时候是不会区分Makefile的大小写的，但是最好还是将文件名的第一个字母大写。当然，你可以使用别的文件名来书写Makefile，比如：“Make.Linux”，“Make.Solaris”，“Make.AIX”等，如果要指定特定的Makefile，你可以使用make的“-f”和“–file”参数，如：make -f Make.Linux或make --file Make.AIX。

3、引用其他的Makefile

在Makefile使用include关键字可以把别的Makefile包含进来，这很像C语言的#include，被包含的文件会原模原样的放在当前文件的包含位置。include的语法是：

include <filename>

filename可以是当前操作系统Shell的文件模式（可以包含路径和通配符）

在include前面可以有一些空字符，但是绝不能是[Tab]键开始。include和文件名可以用一个或多个空格隔开。举个例子，你有这样几个Makefile：a.mk、b.mk、c.mk，还有一个文件叫foo.make，以及一个变量$(bar)，其包含了e.mk和f.mk，那么，下面的语句：

include foo.make *.mk $(bar)

等价于：

include foo.make a.mk b.mk c.mk e.mk f.mk

make命令开始时，会找寻include所指出的其它Makefile，并把其内容放置在当前的位置。就好像C/C++的#include指令一样。如果文件都没有指定绝对路径或是相对路径的话，make会在当前目录下首先寻找，如果当前目录下没有找到，那么，make还会在下面的几个目录下找：

1、如果make执行时，有“-I”(小写L)或“–include-dir”参数，那么make就会在这个参数所指定的目录下去寻找。
2、如果目录<(prefix>/include（一般是：/usr/local/bin或/usr/include）存在的话，make也会去找。

如果有文件没有找到的话，make会生成一条警告信息，但不会马上出现致命错误。它会继续载入其它的文件，一旦完成makefile的读取，make会再重试这些没有找到，或是不能读取的文件，如果还是不行，make才会出现一条致命信息。如果你想让make不理那些无法读取的文件，而继续执行，你可以在include前加一个减号“-”。如：

-include <filename>

其表示，无论include过程中出现什么错误，都不要报错继续执行。和其它版本make兼容的相关命令是sinclude，其作用和这一个是一样的。

4、环境变量MAKEFILES

如果当前环境中定义了环境变量MAKEFILES，那么，make会把这个变量中的值做一个类似于include的动作。这个变量中的值是其它的Makefile，用空格分隔。只是，它和include不同的是，从这个环境变中引入的Makefile的“目标”不会起作用，如果环境变量中定义的文件发现错误，make也会不理。

这个环境变量比较难搞，因为只要这个变量一被定义，那么当你使用make时，所有的Makefile都会受到它的影响。在这里提这个事，也许有时候你的Makefile出现了怪事，那么你可以看看当前环境中有没有定义这个变量。

5、make的工作方式

GNU的make工作时的执行步骤入下：

1、读入所有的Makefile。
2、读入被include的其它Makefile。
3、初始化文件中的变量。
4、推导隐晦规则，并分析所有规则。
5、为所有的目标文件创建依赖关系链。
6、根据依赖关系，决定哪些目标要重新生成。
7、执行生成命令。

1-5步为第一个阶段，6-7为第二个阶段。第一个阶段中，如果定义的变量被使用了，那么，make会把其展开在使用的位置。但make并不会完全马上展开，make使用的是拖延战术，如果变量出现在依赖关系的规则中，那么仅当这条依赖被决定要使用了，变量才会在其内部展开。

6、书写规则

一般来说，定义在Makefile中的目标可能会有很多，但是第一条规则中的目标将被确立为最终的目标。如果第一条规则中的目标有很多个，那么，第一个目标会成为最终的目标。make所完成的也就是这个目标。

一、规则举例

foo.o : foo.c defs.h       # foo模块
            cc -c -g foo.c

foo.o是target，foo.c和defs.h是prerequisites，这个例子只有一个命令：“cc -c -g foo.c”（以Tab键开头）。这个例子能显示两件事：

1、文件的依赖关系，foo.o依赖于foo.c和defs.h的文件，如果foo.c和defs.h的文件日期要比foo.o文件日期要新，或是foo.o不存在，那么依赖关系发生。
2、如果生成（或更新）foo.o文件。也就是那个cc命令，其说明了，如何生成foo.o这个文件。（当然foo.c文件include了defs.h文件）

二、语法规则

一般来说，采用下面两种的语法结构：

targets : prerequisites
        command
        ...

  或是这样：

targets : prerequisites ; command
        command
        ...

其中需要强调的是：command是命令行，如果其不与“target:prerequisites”在一行，那么，必须以[Tab键]开头，如果和prerequisites在一行，那么可以用分号做为分隔。
如果命令太长，你可以使用反斜框（‘/’）作为换行符。make对一行上有多少个字符没有限制。规则告诉make两件事，文件的依赖关系和如何成成目标文件。

一般来说，make会以UNIX的标准Shell，也就是/bin/sh来执行命令。

三、在规则中使用通配符

如果我们想定义一系列比较类似的文件，我们很自然地就想起使用通配符。make支持三个通配符：“*”，“?”和“[…]”。
波浪号（“～”）字符在文件名中也有比较特殊的用途。如果是“～/test”，这就表示当前用户的$HOME目录下的test目录。而“~hchen/test”则表示用户hchen的宿主目录下的test目录。（这些都是Unix下的小知识了，make也支持）而在Windows或是MS-DOS下，用户没有宿主目录，那么波浪号所指的目录则根据环境变量“HOME”而定。

通配符代替了你一系列的文件，如“.c”表示所以后缀为c的文件。一个需要我们注意的是，如果我们的文件名中有通配符，如*，那么可以用转义字符“/”，如 /* 来表示真实的“”字符，而不是任意长度的字符串。

举个栗子：

clean:
         rm -f *.o

上面第二行有命令中的通配符。

print: *.c
         lpr -p $?
         touch print

上面这个栗子说明了通配符也可以在规则中使用，目标print依赖于所有的[.c]文件。其中“$?”是一个自动化变量。

假如你需要书写一个将.c文件编译到.o文件的模式规则，那么你该如何为gcc书写正确的源文件名？当然了，不能使用任何具体的文件名，因为在每一次执行模式规则时源文件名都是不一样的。为了解决这个问题，就需要使用“自动环变量”，自动化变量的取值是根据具体所执行的规则来决定的，取决于所执行规则的目标和依赖文件名。所谓自动化变量，就是这种变量会把模式中所定义的一系列的文件自动地挨个取出，直至所有的符合模式的文件都取完了。这种自动化变量只应出现在规则的命令中。
更多自动化变量及说明可以看: makefile自动化变量及其说明.

 objects = *.o

上面这个例子，表示通配符同样可以用在变量中。并不是说 *.o 会展开，objects的值就是 *.o 。Makefile中的变量其实就是C/C++中的宏。如果你要让通配符在变量中展开，也就是让objects的值是所有[.o]的文件名的集合，那么，你可以这样：

objects := $(wildcard *.o)

这种用法由关键字“wildcard”指出。

四、文件搜索

在一些大的工程中会有大量的源文件，一般会将这些源文件分类放在不同的目录中，当make需要去找文件的依赖关系的时候，可以在文件前加上路径。

Makefile文件中的特殊变量“VPATH”就是完成这个功能的，如果没有指明这个变量，make只会在当前的目录中去找寻依赖文件和目标文件。如果定义了这个变量，那么，make就会在当当前目录找不到的情况下，到所指定的目录中去找寻文件了。

    VPATH = src:../headers

上面的的定义指定两个目录，“src”和"…/headers"（两个点），make会按照这个顺序进行搜索。目录由“冒号”分隔。（当前目录是最高优先搜索的地方）

另一个设置文件搜索路径的方法是使用make的“vpath”关键字（注意，它是全小写的），这是一个make的关键字，这和上面提到的那个VPATH变量很类似，但是它更为灵活。它可以指定不同的文件在不同的搜索目录中。这是一个很灵活的功能。它的使用方法有三种：

1、vpath [pattern] [directories]
为符合模式[pattern]的文件指定搜索目录[directories]。

2、vpath [pattern]
清除符合模式[pattern]的文件的搜索目录。

3、vpath
清除所有已被设置好了的文件搜索目录。

vapth使用方法中的[pattern]需要包含“%”字符。“%”的意思是匹配零或若干字符，例如，“%.h”表示所有以“.h”结尾的文件。[pattern]指定了要搜索的文件集，而[directories]则指定了[pattern]的文件集的搜索的目录。例如：

vpath %.h ../headers

该语句表示，要求make在“…/headers”目录下搜索所有以“.h”结尾的文件。（如果某文件在当前目录没有找到的话）

我们可以连续地使用vpath语句，以指定不同搜索策略。如果连续的vpath语句中出现了相同的[pattern]，或是被重复了的[pattern]，那么，make会按照vpath语句的先后顺序来执行搜索。如：

vpath %.c foo
vpath %   blish
vpath %.c bar

其表示“.c”结尾的文件，先在“foo”目录，然后是“blish”，最后是“bar”目录。

vpath %.c foo:bar
vpath %   blish

而上面的语句则表示“.c”结尾的文件，先在“foo”目录，然后是“bar”目录，最后才是“blish”目录。

五、伪目标

“伪目标”并不是一个文件，只是一个标签，由于“伪目标”不是文件，所以make无法生成它的依赖关系和决定它是否要执行。我们只有通过显示地指明这个“目标”才能让其生效。当然，“伪目标”的取名不能和文件名重名，不然其就失去了“伪目标”的意义了。为了避免和文件重名的这种情况，我们可以使用一个特殊的标记“.PHONY”来显示地指明一个目标是“伪目标”，向make说明，不管是否有这个文件，这个目标就是“伪目标”。只要有这个声明，不管是否有“clean”文件，要运行“clean”这个目标，只有“make clean”这样。于是整个过程可以这样写：

     .PHONY: clean
    clean:
            rm *.o temp

如果你的Makefile需要一口气生成若干个可执行文件，但你只想简单地敲一个make完事，并且，所有的目标文件都写在一个Makefile中，那么你可以使用“伪目标”这个特性：

all : prog1 prog2 prog3
    .PHONY : all

    prog1 : prog1.o utils.o
            cc -o prog1 prog1.o utils.o

    prog2 : prog2.o
            cc -o prog2 prog2.o

    prog3 : prog3.o sort.o utils.o
            cc -o prog3 prog3.o sort.o utils.o

Makefile中的第一个目标会被作为其默认目标。我们声明了一个“all”的伪目标，其依赖于其它三个目标。伪目标有总是被执行的特性，所以其依赖的那三个目标就总是不如“all”这个目标新。所以，其它三个目标的规则总是会被执行。也就达到了我们一口气生成多个目标的目的。

目标也可以成为依赖。所以，伪目标同样也可成为依赖。举个栗子：

.PHONY: cleanall cleanobj cleandiff

    cleanall : cleanobj cleandiff
            rm program

    cleanobj :
            rm *.o

    cleandiff :
            rm *.diff

“make clean”将清除所有要被清除的文件。“cleanobj”和“cleandiff”这两个伪目标有点像“子程序”的意思。我们可以输入“make cleanall”和“make cleanobj”和“make cleandiff”命令来达到清除不同种类文件的目的。

六、多目标

Makefile的规则支持多目标，当有多个目标同时依赖一个文件，其生成的命令就会比较类似，这时候我们可以将其合并起来，这个时候我们可以使用一个自动化变量“$@”，这个变量表示所有目标的集合。

bigoutput littleoutput : text.g
            generate text.g -$(subst output,,$@) > $@

等价于：

bigoutput : text.g
            generate text.g -big > bigoutput
    littleoutput : text.g
            generate text.g -little > littleoutput

其中，第一部分的$表示执行一个Makefile的函数，函数名为subst，后面的为参数。这里的函数是截取字符串的意思, $@表示目标的集合， $@就像一个数组，依次取出目标，并执于命令。

七、静态模式

静态模式的语法结构：

<targets ...>: <target-pattern>: <prereq-patterns ...>
            <commands>
            ...

targets定义了一系列的目标文件，可以有通配符。是目标的一个集合。
target-parrtern是指明了targets的模式，也就是的目标集模式。
prereq-parrterns是目标的依赖模式，它对target-parrtern形成的模式再进行一次依赖目标的定义。

详细解释一下：如果我们的[target-parrtern]定义成“%.o”，意思是我们的[target]集合中都是以“.o”结尾的，而如果我们的[prereq-parrterns]定义成“%.c”，意思是对[target-parrtern]所形成的目标集进行二次定义，其计算方法是，取[target-parrtern]模式中的“%”（也就是去掉了[.o]这个结尾），并为其加上[.c]这个结尾，形成的新集合。

如果你的文件名中有“%”那么你可以使用反斜杠“/”进行转义，来标明真实的“%”字符。
举个例子：

objects = foo.o bar.o

    all: $(objects)

    $(objects): %.o: %.c
            $(CC) -c $(CFLAGS) $< -o $@

上面的例子中，指明了我们的目标从$object中获取，%.o”表明要所有以“.o”结尾的目标，
也就是“foo.o bar.o”，也就是变量$object集合的模式，而依赖模式“%.c”则取模式“%.o”的“%”，
也就是“foo bar”，并为其加下“.c”的后缀，于是，我们的依赖目标就是“foo.c bar.c”。
而命令中的“$<”和“$@”则是自动化变量，“$<”表示所有的依赖目标集（也就是“foo.c bar.c”），
“$@”表示目标集（也就是“foo.o bar.o”）。于是，上面的规则展开后等价于下面的规则：

 foo.o : foo.c
            $(CC) -c $(CFLAGS) foo.c -o foo.o
    bar.o : bar.c
            $(CC) -c $(CFLAGS) bar.c -o bar.o

试想，如果我们的“%.o”有几百个，那种我们可以用这种很简单的“静态模式规则”就可以写完这些规则。“静态模式规则”的用法很灵活，用的好的话会有很强大的功能。再看一个例子：

files = foo.elc bar.o lose.o

    $(filter %.o,$(files)): %.o: %.c
            $(CC) -c $(CFLAGS) $< -o $@
    $(filter %.elc,$(files)): %.elc: %.el
            emacs -f batch-byte-compile $<

$ (filter %.o,$ (files))表示调用Makefile的filter函数，过滤“$filter”集，只要其中模式为“%.o”的内容。这个例子展示了Makefile中更大的弹性。

八、自动生成依赖性

在Makefile中，我们的依赖关系可能会需要包含一系列的头文件，比如，如果我们的main.c中有一句“#include “defs.h””，那么我们的依赖关系应该是：

main.o : main.c defs.h

如果是一个比较大的工程，你要清楚每一个C文件包含了哪些头文件，并且，你在加入或删除头文件时，也需要小心地修改Makefile，这是一个很没有维护性的工作。因此，我们可以使用C/C++编译的一个功能。大多数的C/C++编译器都支持一个“-M”的选项，即自动找寻源文件中包含的头文件，并生成一个依赖关系。例如，如果我们执行下面的命令：

cc -M main.c

输出为：

main.o : main.c defs.h

这样一来，你就不必再手动书写若干文件的依赖关系，而由编译器自动生成了。需要提醒一句的是，如果你使用GNU的C/C++编译器，你得用“-MM”参数，不然，“-M”参数会把一些标准库的头文件也包含进来。

gcc -M main.c的输出是：

main.o: main.c defs.h /usr/include/stdio.h /usr/include/features.h /
/usr/include/sys/cdefs.h /usr/include/gnu/stubs.h /
/usr/lib/gcc-lib/i486-suse-linux/2.95.3/include/stddef.h /
/usr/include/bits/types.h /usr/include/bits/pthreadtypes.h /
/usr/include/bits/sched.h /usr/include/libio.h /
/usr/include/_G_config.h /usr/include/wchar.h /
/usr/include/bits/wchar.h /usr/include/gconv.h /
/usr/lib/gcc-lib/i486-suse-linux/2.95.3/include/stdarg.h /
/usr/include/bits/stdio_lim.h

但是gcc -MM main.c的输出是：

main.o: main.c defs.h

GNU组织建议把编译器为每一个源文件的自动生成的依赖关系放到一个文件中，为每一个“name.c”的文件都生成一个“name.d”的Makefile文件，[.d]文件中就存放对应[.c]文件的依赖关系。我们可以写出[.c]文件和[.d]文件的依赖关系，并让make自动更新或自成[.d]文件，并把其包含在我们的主Makefile中，这样，我们就可以自动化地生成每个文件的依赖关系了。
这里，我们给出了一个模式规则来产生[.d]文件：

%.d: %.c
            @set -e; rm -f $@; /
             $(CC) -M $(CPPFLAGS) $< > $@.
             ; /
             sed 's,	 /($*/)/.o[ :]*,/1.o $@ : ,g' < $@.> $@; /
             rm -f $@.

这个规则的意思是，所有的[.d]文件依赖于[.c]文件，“rm -f $ @”的意思是删除所有的目标，也就是[.d]文件，第二行的意思是，为每个依赖文件“$ <”也就是[.c]文件生成依赖文件，“$@”表示模式“%.d”文件，如果有一个C文件是name.c，那么“%”就是“name”。
$（CPPFLAGS）意为一个随机编号，其生成的文件有可能是“name.d.12345”，第五行使用sed命令做了一个替换，关于sed命令的用法请参看相关的使用文档。最后一行就是删除临时文件。
这个模式就是把依赖关系：

main.o : main.c defs.h

转成

main.o main.d : main.c defs.h

于是，我们的[.d]文件也会自动更新了，并会自动生成了，当然，你还可以在这个[.d]文件中加入的不只是依赖关系，包括生成的命令也可一并加入，让每个[.d]文件都包含一个完赖的规则。一旦我们完成这个工作，接下来，我们就要把这些自动生成的规则放进我们的主Makefile中。我们可以使用Makefile的“include”命令，来引入别的Makefile文件（前面讲过），例如：

sources = foo.c bar.c
include $(sources:.c=.d)

上述语句中的“$ (sources:.c=.d)”中的“.c=.d”的意思是做一个替换，把变量$(sources)所有[.c]的字串都替换成[.d]，关于这个“替换”的内容，在后面我会有更为详细的讲述。当然，你得注意次序，因为include是按次来载入文件，最先载入的[.d]文件中的目标会成为默认目标。