Hision_fpgaer-CSDN博客

原创重回CSDN

自2016年后就没怎么写博客了，时隔4年，觉得技术这东西拿出来大家一起分享，才有发展与价值，因此决定重回CSDN。近期，先酝酿下从哪方面着手开始讲。...

2020-04-14 20:55:30 169 1

原创异步FIFO

接着上一个章节，继续介绍FIFO。异步FIFO读/写指针在不同的时钟域产生，如何根据异步指针信号对FIFO的空/满状态进行正确的判断则成为重点。二进制指针由地址位和状态位组成，地址位随相应的操作递增，指针由内存的以后w位置返回到初始位置时状态位取反。 eg:当读指针从0111到1000变化时，指针的所有位都发生了变换，如果写指针刚好在读指针变换时采样，写得到的读指针有可能是从0000到1111

2016-04-25 22:11:08 1044

原创 FIFO结构与实现

大家好！好久不见，前一段时间出差没有来得及更新Blog，小小的愧疚一下。今天，主要介绍的是Xilinx 7 Series FIFO的结构，以及代码实现。 FIFO的结构如下图所示，分为状态标志产生模块、写指针模块、双端口Ram以及读指针模块。本文先介绍一下同步FIFO的实现方式，next time详细介绍异步FIFO。其中，同步FIFO的状态标志产生模块，主要根据写/读的指针与设定的深度/

2016-04-14 23:03:59 6155

原创 FPGA—异步复位同步释放

FPGA设计中，复位方式分为异步复位和同步复位。其中，异步复位较为常见，但是异步复位常会遇到亚稳态的问题，如下图所示：当异步复位信号在释放时，Hold time不满足时，D触发器的内部寄存器数值会出现亚稳态的状态。同步复位方式，如果该复位信号需要进行跨时钟域的话，很有可能会出现如下所示的情况：时钟域clka的reset信号，打两拍进行跨时钟域处理，但clkb的时钟较慢，导致clkb没能采

2016-03-21 21:06:22 904

原创 ifdef、ifndef使用规则，FPGA开发工具分享

verilog中使用ifdef/else/endif和ifndef/else/endif的语句进行预编译处理，可以对指定的程序段进行编译，以便于在不同工程模式下灵活的切换代码，实现不同的功能需求。代码示意如下:ifdef/else 如果定义了宏定义STRING，则综合工具会编译code_0段，若未定义STRING，则编译code1段。`ifdef STRING code_0; `e

2016-03-16 23:46:17 15710

原创仲裁器的FPGA实现方式

仲裁器(arbiter) 在FPGA主要用于多个source源同时发出请求时，根据相应的优先级来响应哪一个source。FPGA的仲裁器分为轮询仲裁器(Round-Robiin)和固定优先级仲裁器(Fixed-Priority)，接下来本文就两种不同仲裁器的规则和实现方式进行说明。

2016-03-08 22:06:21 14963 1

原创 Hello World——CSDN Blog

大家好！很高兴能在Blog上和大家见面，并为以后能够与大家共同分享和讨论一些技术相关的经验而倍感兴奋。目前，我工作于深圳一家医疗器械企业，从事FPGA接口相关的研发工作。从毕业到现在，已经过去将近8个月了，从事过了大大小小的一些项目，积累了些许工作经验。最近，在查阅相关资料的时候，看了一些大牛的Blog后，深受启发，想尝试写写Blog来分享一些工作中的经验与教训。对于Writing Blog，我

2016-03-03 00:14:44 546

Hision_fpgaer的博客