仲裁器的FPGA实现方式

仲裁器(arbiter) 在FPGA主要用于多个source源同时发出请求时,根据相应的优先级来响应哪一个source。FPGA的仲裁器分为轮询仲裁器(Round-Robiin)和固定优先级仲裁器(Fixed-Priority),接下来本文就两种不同仲裁器的规则和实现方式进行说明。

  1. 轮询仲裁器规则
    轮询仲裁的规则是当0、1、2、、、N-1个source信号源同时向仲裁器发出请求时,初始情况下source 0的优先级最高,当仲裁器相应了source0后,source1的优先级最高,依次类推。
  2. 轮询仲裁器实现
    轮询仲裁器的实现分为检测仲裁器输入口source信号源的request,根据当前仲裁器的优先级响应相应的request,仲裁器输出source端的请求,更新仲裁器的优先级。
    首先,检测仲裁器输入端request并进行仲裁,采用状态机来实现。
always@(*)
    case(cur_state)
        IDLE : if ((|svalid[n-1:0]) && enable)
                   next_state = TIME;
               else
                   next_state = IDLE;
        TIME : if (dvalid && dready)
                   next_state = IDLE;
               else
                   next_state = TIME;
     endcase

然后,根据当前仲裁器的优先级来响应相应的输入source request,并将source数据输出,代码以输入源为2个为例。

always@(posedge clk or posedge rst)
    if (rst)
        sready <= 2'b00;
    else if (cur_state == TIME)
        casex({enabel,svalid,prio})
            4'b1x10 : sready <= 2'b01;
            4'b1100 : sready <= 2'b10;
            4'b11x1 : sready <= 2'b10;
            4'b1011 : sready <= 2'b01;
            default : sready <= 2'b00;
        endcase

 always @(posedge clk or posedge rst)
     if (rst)
         duser <= 8'h0;
     else if (cur_state == TIME)
        casex({enabel,svalid,prio})
            4'b1x10 : duser <= suser[7:0];
            4'b1100 : duser <= suser[15:8];
            4'b11x1 : duser <= suser[15:8];
            4'b1011 : duser <= suser[7:0];
            default : duser <= 8'h0;
        endcase      

最后,更新仲裁器的优先级。

always @(psoedge clk or posedge rst)
    if (rst)
        prio <= 1'b0;
    else if (cur_state == TIME)
        casex(enable,svalid,prio)
            4'b1x10 : prio <= 1'b1;
            4'b11x1 : prio <= 1'b0;
            default : prio <= prio;
        endcase
  1. 固定优先级仲裁器规则
    Fixed-priority Arbiter顾名思义当0、1、2、、、N-1个source同时发起request,Source 0的优先级最高,即便source0被相应完后,仍为最高优先级,其中优先级按照序号逐渐降低。
    2.固定优先级仲裁实现
    固定优先级仲裁器在FPGA实现与轮询仲裁器类似,唯一不同的是轮询仲裁在每次响应完request后会对优先级进行更新,而固定优先级则不需要此步骤。
  • 10
    点赞
  • 75
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
IIC是指Inter-Integrated Circuit,一种串行通信协议,通常用于连接微控制器和外部设备。FPGA是一种可编程逻辑器件,通过配置电路来实现不同的功能。因此,可以使用FPGA实现IIC协议的功能。 在FPGA实现IIC协议,需要使用FPGA内部的逻辑资源来配置和控制IIC总线。大致的实现过程如下: 1. 配置FPGA的引脚:根据IIC协议的需求,将FPGA的引脚设置为输入或输出,并连接到合适的外部器件。 2. 编写IIC控制器的逻辑代码:使用HDL(硬件描述语言)如Verilog或VHDL编写IIC控制器的逻辑代码。该代码用于生成IIC总线的时钟、数据线和控制信号。 3.实现IIC总线的仲裁逻辑:在IIC总线中,多个设备共享同一个总线,因此需要使用仲裁逻辑来解决冲突问题。仲裁逻辑能够根据IIC总线上设备的优先级和命令来选择哪个设备可以发出数据。 4. 实现IIC通信的协议逻辑:IIC协议包括起始信号、地址信号、数据传输和停止信号等。需要在FPGA实现这些协议,并根据协议的要求进行数据的发送和接收。 5. 验证和调试:实现完毕后,需要进行验证和调试。通过连接外部设备并进行数据传输,验证IIC协议的正确性和稳定性。如有问题,可以通过调试逻辑代码来进行修复。 总之,使用FPGA实现IIC协议可以实现系统对外设的高效控制和通信。通过配置FPGA的逻辑资源以及编写相应的逻辑代码,可以使FPGA成为一个功能强大的IIC控制器,完成与外设的通信任务。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值