使用logisim设计实现一个4位二进制数补码器电路

1..下载安装Logsim 数字逻辑仿真软件。

2.在Logsim中设计一个1bit半加器电路，确保运算测试正确后，保存为子电路，文件名为half_adder.

（1）、半加器功能是将两个一位二进制数相加，其真值表如下图：

b

(2)在logisim中实现半加器。

3.在完成1bit半加器电路基础上，实现一个1bit全加器电路，保存为子电路，文件名为full_adder.

（1）全加器是由两个半加器组成（当两个多位二进制数相加时，除了最低位以外，第二位以上的相加需要考虑低位的进位，即将两个待加数A．和B，以及一个来自前面低位送来的进位数C」这三个数相加，得出本位和（全加和）S和进位数C。这种相加就叫"全加"。）其真值表如下图

（2）在logisim上实现全加器

4.理解全加器和二进制补码的原理，用Logsim设计实现一个4位二进制数的补码器电路，要求：当输入一个4位二进制数后，补码电路将输出对应的4位二进制补码。

补码原理如下：

（1）正数与原码相同;

 (2) 负数的补码，将其原码除符号位外的所有位取反（0变1，1变0，符号位为1不变）后加1。 同一个数字在不同的补码表示形式中是不同的。比如10进制数值-15的二进制原码是10001111，其补码在8位二进制中是11110001，然而在16位二进制补码表示中，不足位数要用符号位补全，也就是1111111111110001。

因为正数和负数的补码运算规则不一样，取决与输入二进制数的最高位（符号位）。从简单入手，你可以先只考虑输入为负数情况的补码运算。

补码运算中有一个加1运算，需要用全加器实现。 4位全加器可以用4个1位(bit)全加器级联得到。

5.由此可以设计如下一个4位二进制数补码器电路；

总结：设计一个电路由简单到复杂，4位二进制数的补码器电路也正是由最简单的半加器再合成全加器进而得到，设计电路应该有一个如此清晰的思路去设计。