RISC-V与ARM

指令集架构 (ISA) 基本上是汇编级程序员，或编译器编写者可见的机器部分。 ISA 是软件与硬件相遇的地方。 ISA 定义了机器及其微架构本身可以理解的命令/指令，它还定义了如何存储、访问和实施指令。

我们使用计算机可以理解的语言向计算机的硬件发出指令。计算机语言由称为指令的词组成，词汇表称为指令集。指令集告诉我们每条指令的功能，以及指令在内存中的表达方式。

架构不会告诉您处理器是如何构建的。它告诉您处理器可以做什么。另一方面，微架构描述了处理器的构建和设计方式。微架构定义了缓存的数量和大小、指令周期数、流水线长度等。
了解了 ISA 是什么之后，我们现在继续概述 RISC-V 和 ARM 架构。

RISC-V 架构

RISC-V（发音为“risk-5”）是一种开放的 ISA，可供学术界和工业界免费使用。它构建并改进了原始的精简指令集 (RISC) 架构。

RISC-V架构特点

RISC-V 是一种读入-写出架构，意味着三件事：

• 它的算术指令只对寄存器进行操作，
• 只有加载和存储指令才能将数据写入和读出内存，
• 数据必须首先读入到一个寄存器，然后才能对其进行操作。

RISC-V 不会针对任何特定实现、微架构模式或部署目标进行过度架构/过度优化，因此它适用于所有计算目的。它能够做到这一点是因为它的 ISA 分为两部分，基本 ISA 和可选扩展。基本 ISA 被限制为，包含足以形成编译器目标，并满足现代操作系统的最小指令集。基础 ISA 不能重新定义，它存在于任何实现中。
根据实现要求，可以基本 ISA进行扩展。这允许 RISC-V支持广泛的定制和专业化。</